




도면 14




529 15




도면 16




도면 17




도면 18




도면 19a




도면 19b




도면 19c




도면 19d




도면 19e



도면 20




도면 21







도면 22a




도면 22b




도면 23




도면 24




도면 25a




도면 25b




도면 25c



도면 26d



도면 25c





(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(51) Int. Cl.<sup>7</sup>  
G09G 3/00

(11) 공개번호 특2003-0022084  
(43) 공개일자 2003년03월15일

(21) 출원번호 10-2002-0053994  
(22) 출원일자 2002년09월07일

(30) 우선권주장 JP-P-2001-00271424 2001년09월07일 일본(JP)  
(71) 출원인 가부시키가이샤 한도오파이 에네루기 켄큐쇼  
일본국 가나가와켄 아쓰기시 하세 398  
(72) 발명자 키무라하지메  
일본국 가나가와켄 아쓰기시 하세 398번치 가부시키가이샤 한도오파이 에네루기 켄큐쇼 내  
(74) 대리인 황의만

검사청구 : 없음

(54) 발광장치 및 그의 구동방법

요약

본 발명은 화소에 제공된 구동용 트랜지스터의 특성을 특정하고 그 특정에 기초하여 화소에 입력되는 비디오 신호를 보정한다. 그 결과, 트랜지스터간 특성 편차의 영향을 제거하여 선명한 다계조를 얻는 발광장치 및 그의 구동방법이 제공된다. 또한, 본 발명은 발광 소자의 두 전극 사이에서 흐르는 전류량의 경시 변화를 감소시켜 선명한 다계조 표시를 얻는 발광장치 및 그의 구동방법을 제공할 수 있다.

배경기술

도 1

도 2

발광장치, 구동방법, 다계조, 화소, 표시 패널

도 3

도 4

도 1은 본 발명의 발광장치의 회로도들을 나타내는 도면.

도 2는 본 발명의 발광장치의 회로도들을 나타내는 도면.

도 3(A) 및 도 3(B)는 본 발명의 발광장치의 구동방법을 설명하는 도면.

도 4(A) 내지 도 4(D)는 본 발명의 발광장치에 입력되는 신호의 타이밍 차트를 나타내는 도면.

도 5는 비디오 신호와 전류값의 관계를 나타내는 도면.

도 6은 본 발명의 발광장치의 화소의 회로도를 나타내는 도면.

도 7은 본 발명의 발광장치의 단면 구조(하향 출사)를 나타내는 도면.

도 8(A) 내지 도 8(C)는 본 발명의 발광장치의 외관을 나타내는 도면.

도 9는 본 발명의 발광장치의 외관을 나타내는 도면.

도 10(A) 내지 도 10(H)는 본 발명의 발광장치가 구비된 전자 기기의 예를 나타내는 도면.

도 11(A) 및 도 11(B)는 발광 소자와 구동용 트랜지스터의 접속 구성을 나타내는 도면 및 발광 소자와 구동용 트랜지스터의 전압-전류 특성을 나타내는 도면.

도 12는 발광 소자와 구동용 트랜지스터의 전압-전류 특성을 나타내는 도면.

도 13은 구동용 트랜지스터의 게이트 전압과 드레인 전류의 관계를 나타내는 도면.

도 14는 발광 소자의 화소부의 회로도를 나타내는 도면.

도 15(A) 및 도 15(B)는 발광 소자에 입력되는 신호의 타이밍 차트를 나타내는 도면.

도 16은 비디오 신호와 전류값과의 관계를 나타내는 도면.

도 17(A) 및 도 17(B)는 본 발명의 발광장치의 단면 구조(상방 출사)를 나타내는 도면.

도 18(A) 내지 도 18(C)는 발광 소자 및 구동용 트랜지스터의 전압-전류 특성 및 화소의 회로도를 나타내는 도면.

\* 도면의 주요 부분에 대한 부호의 설명 \*

100: 화소 101: 소스 신호선 구동회로

102: 게이트 신호선 구동회로 103: 화소부

101a: 시프트 레지스터 101b: 버퍼

101c: 샘플링 회로

본 발명의 다른 특징을 설명

본 발명의 다른 특징을 설명

본 발명의 다른 특징을 설명

본 발명은 반도체 기판 또는 절연 표면에 발광 소자와 이 발광 소자를 제어하는 트랜지스터가 배치된 발광장치 및 그의 구동방법에 관한 것이고, 더 상세하게는, 발광 소자를 제어하는 트랜지스터의 특성 편동의 영향을 제거한 발광장치 및 그의 구동방법에 관한 것이다. 본 발명은 트랜지스터와 같은 반도체 소자를 이용한 발광장치에 관한 기술분야에 속한다.

최근, 발광 소자가 이용되는 발광장치(화상 표시 장치)의 개발이 진행되고 있다. 발광장치는 크게 패시브형과 액티브형으로 분류된다. 액티브형 발광장치는 절연 표면에 발광 소자와 이 발광 소자를 제어하는 트랜지스터가 설치되어 형성된다.

불리설리온막을 이용한 트랜지스터는 종래의 비정질 규소막을 이용한 트랜지스터보다도 전계효과 이동도(단순히 이동도라고도 칭함)가 높아, 비정질 규소막으로 형성된 트랜지스터보다 고속으로 동작할 수 있다. 그 때문에, 종래 기판 외부의 구동회로로 수행하고 있던 화소의 제어를 화소와 동일한 절연 기판상에 형성한 구동회로로 수행하는 것이 가능해지고 있다. 이와 같은 액티브형 발광장치는 동일 절연기판상에 여러 회로와 소자를 구성함으로써 제조 비용의 절감, 발광장치의 소형화, 수율의 향상, 스루풋(throughput)의 개선 등 여러 이점을 얻을 수 있다.

액티브형 발광 소자의 주된 구동방법으로서 아날로그 방식과 디지털 방식을 들 수 있다. 전자의 아날로그 방식은 발광 소자에 흐르는 전류를 제어함으로써 휘도를 제어하여 계조(階調)를 얻는 방식이다. 한편, 후자의 디지털 방식은 발광 소자가 온(ON) 상태(그 휘도가 거의 100%인 상태)와 오프(OFF) 상태(그 휘도가 거의 0%인 상태)인 두 상태에 의해서만 구동된다. 그러나, 디지털 방식의 경우, 단독으로 사용한다면 2계조 밖에 표시할 수 없으므로 시간 계조 방식, 인접비 계조 등과 조합하여 다계조화를 실현하는 기술이 제안되고 있다.

여기서, 아날로그 방식의 구동방법에 대해 도 14, 도 15(A) 및 도 15(B)를 이용하여 상세하게 설명한다. 먼저, 도 14를 참조하면서, 발광장치의 구조를 설명한다. 도 14는 발광장치의 화소부(1800)의 회로도의 일예를 나타낸다. 게이트 신호선 구동회로부터 공급된 게이트 신호를 화소로 송신하는 게이트 신호선(G1~Gy)은 스위칭용 트랜지스터의 게이트 전극에 접속된다. 스위칭용 트랜지스터는 각 화소에 구비되고, 각각 부호 1801로 나타낸다. 각 화소가 갖는 스위칭용 트랜지스터(1801)의 소스 영역과 드레인 영역은 한쪽이 비디오 신호를 입력하는 소스 신호선(S1~Sx)에, 다른 한쪽이 각 화소가 갖는 구동용 트랜지스터(1804)의 게이트 전극 및 각 화소가 갖는 커패시터(1808)에 각각 접속되어 있다.

각 화소가 갖는 구동용 트랜지스터(1804)의 소스 영역은 전원 공급선(V1~Vx)에 접속되어 있고, 드레인 영역은 발광 소자(1806)에 접속되어 있다. 전원 공급선(V1~Vx)의 전위를 전원 전위라 칭한다. 또한, 전원 공급선(V1~Vx)은 각 화소가 갖는 커패시터(1808)에 접속되어 있다.

발광 소자(1806)는 양극, 음극, 및 그 양극과 음극 사이에 삽입된 유기화합물층을 갖는다. 발광 소자(1806)의 양극이 구동용 트랜지스터(1804)의 드레인 영역과 접속되어 있을 경우, 발광 소자(1806)의 양극이 화소 전극, 음극이 대향 전극이 된다. 반대로, 발광 소자(1806)의 음극이 구동용 트랜지스터(1804)의 드레인 영역에 접속되어 있을 경우, 발광 소자(1806)의 양극이 대향 전극, 음극이 화소 전극이 된다.

또한, 대향 전극의 전위를 대향 전위라 하며, 대향 전극에 대향 전위를 부여하는 전위를 대향 전위이라고 부른다. 화소 전극의 전위와 대향 전극의 전위의 전위차가 구동 전압이고 이 구동 전압이 유기 화합물층에 인가된다.

도 14에 나타내는 발광장치를 아날로그 방식으로 구동시킨 경우의 타이밍 차트를 도 15(A) 및 도 15(B)에 나타내었다. 도 15(A) 및 도 15(B)에서, 하나의 게이트 신호선이 선택되고 후속하여 다른 게이트 신호선이 선택된 때까지의 기

간을 1라인 기간(L)이라 부른다. 또한, 하나의 화상이 표시된 후 다음 화상이 표시될 때까지의 기간을 1프레임 기간(F)이라 부른다. 도 14의 발광장치의 경우, 게이트 신호선은 y개 있으므로 1프레임 기간 중에 y개의 라인 기간(L1~Ly)이 마련되어 있다.

그리고, 전원 공급선(V1~Vx)은 일정한 전원 전위를 유지하고 있다. 또한, 대향 전극의 전위인 대향 전위도 일정한 전위를 유지하고 있다. 대향 전위는 발광 소자가 발광할 정도로 전원 전위와의 사이에 충분히 큰 전위차를 갖도록 설정된다.

제 1 라인기간(L1)에서, 게이트 신호선 구동회로부터 게이트 신호선(G1)으로 입력되는 게이트 신호에 의해 게이트 신호선(G1)이 선택된다. 게이트 신호선이 선택된다고 하는 것은 그 게이트 신호선에 게이트 전극이 접속된 트랜지스터가 온(ON) 상태가 되는 것을 의미한다.

그리고, 소스 신호선(S1~Sx)에 차례로 아날로그의 비디오 신호가 입력된다. 게이트 신호선(G1)에 접속된 모든 스위칭용 트랜지스터(1801)는 온 상태로 되어 있으므로 소스 신호선(S1~Sx)에 입력된 비디오 신호는 스위칭용 트랜지스터(1801)를 통해 구동용 트랜지스터(1804)의 게이트 전극에 입력된다.

구동용 트랜지스터(1804)의 채널 형성 영역을 흐르는 전류의 양은 구동용 트랜지스터(1804)의 게이트 전극으로 입력되는 신호의 전위 레벨(전압)에 의해 제어된다. 따라서, 발광 소자(1806)의 화소 전극에 인가된 전위는 구동용 트랜지스터(1804)의 게이트 전극에 입력되는 비디오 신호의 전위 레벨에 따라 결정된다. 즉, 발광 소자(1806)는 비디오 신호의 전위 레벨에 따라, 발광 소자(1806)에 전류가 흐르고 있고 그 전류량에 따라 발광을 수행한다.

그리고, 상술한 동작을 반복하여 소스 신호선(S1~Sx)으로의 비디오 신호의 입력이 종료되면 제1 라인 기간(L1)이 종료된다. 이어서, 제2 라인 기간(L2)이 되어 게이트 신호에 의해 게이트 신호선(G2)이 선택된다. 그리고, 제1 라인 기간(L1)과 마찬가지로, 소스 신호선(S1~Sx)에 차례로 비디오 신호가 입력된다.

상술한 동작을 반복하여 모든 게이트 신호선(G1~Gx)에 게이트 신호가 입력되면 1프레임 기간이 종료된다. 1프레임 기간에서 모든 화소가 표시를 수행함으로써 하나의 화상이 형성된다.

이와 같이, 비디오 신호에 의해 발광 소자에 흐르는 전류량이 제어되고 그 전류량에 따라 개조 표시가 이루어지는 방식이 아날로그 방식으로 불리는 구동방식이다. 즉, 아날로그 방식에서는 화소에 입력되는 비디오 신호의 전위에 따라 개조 표시가 이루어진다.

한편, 디지털 구동 방식에서 다개조는 전술한 바와 같이 시간 개조 방식 등과 조합하여 획득된다. 시간 개조 방식과 조합된 디지털 구동 방식에서, 개조는 전류가 발광 소자의 두 전극 사이에 흐르는 기간에 따라 결정된다(이에 대한 상세한 타이밍 차트는 제공되지 않음).

계속해서, 구동용 트랜지스터(1804)와 발광 소자(1806)의 전압-전류 특성을 도 11(A) 내지 도 13에 의거하여 설명한다. 도 11(A)는 도 14에 나타내는 화소에서 구동용 트랜지스터(1804) 및 발광 소자(1806)의 구성 부분만을 나타내는 것이다. 도 11(B)에는 도 11(A)에 나타내는 구동용 트랜지스터(1804) 및 발광 소자(1806)의 전압-전류 특성을 나타낸다. 또한, 도 11(B)에 나타내는 구동용 트랜지스터(1804)의 전압-전류 특성의 그래프는 소스 영역과 드레인 영역 사이의 전압( $V_{DS}$ )에 대한, 구동용 트랜지스터(1804)의 드레인 영역에 흐르는 전류량을 나타내고 있으며, 도 12는 구동용 트랜지스터(1804)의 소스 영역과 게이트 전극 사이의 전압( $V_{GS}$ )의 차가 다른 복수의 전압-전류 특성 곡선을 나타낸 것이다.

도 11(A)에 나타내는 바와 같이, 발광 소자(1806)의 화소 전극과 대향 전극 간에 걸리는 전압을  $V_{EL}$ , 전원 공급선에 접속되는 단자(3601)와 발광 소자(1806)의 대향 전극 간에 인가된 전압을  $V_T$ 라 한다. 또한,  $V_T$ 는 전원 공급선(V1~Vx)의 전위에 의해 그 값이 고정된다. 또한, 구동용 트랜지스터(1804)의 소스 영역·드레인 영역 간의 전압을  $V_{DS}$ , 구동용 트랜지스터(1804)의 게이트 전극에 접속되는 배선(3602)과 소스 영역 간의 전압, 즉, 구동용 트랜지스터(1804)의 게이트 전극과 소스 영역 사이의 전압을  $V_{GS}$ 라 한다.

구동용 트랜지스터(1804)와 발광 소자(1806)는 직렬로 접속되어 있다. 따라서, 두 소자(구동용 트랜지스터(1804)와 발광 소자(1806))를 흐르는 전류량은 같다. 따라서, 도 11(A)에 나타내는 구동용 트랜지스터(1804)와 발광 소자(1806)는 두 소자의 전압-전류 특성을 나타내는 그래프의 교차점(동작점)에서 구동한다. 도 11(B)에서,  $V_{EL}$ 은 대향 전극(1809)의 전위와 동작점에서의 전위 사이의 전압이다.  $V_{DS}$ 는 구동용 트랜지스터(1804)의 단자(3601)에서의 전위와 동작점에서의 전위 사이의 전압이 된다. 즉,  $V_T$ 는  $V_{EL}$ 과  $V_{DS}$ 의 합과 같다.

여기서,  $V_{GS}$ 를 변화시킨 경우에 대해 살펴본다. 도 11(B)에서 알 수 있는 바와 같이, 구동용 트랜지스터(1804)의  $|V_{GS} - V_{TH}|$ 가 커짐에 따라, 다시 말해,  $|V_{GS}|$ 가 커짐에 따라 구동용 트랜지스터(1804)에 흐르는 전류량이 커지게 된다. 또한,  $V_{TH}$ 는 구동용 트랜지스터(1804)의 스레시홀드 전압이다. 따라서, 도 11(B)에서 알 수 있듯이,  $|V_{GS}|$ 가 커지면 동작점에서 발광 소자(1806)를 흐르는 전류량도 당연히 커지게 된다. 발광 소자(1806)의 휘도는 발광 소자(1806)를 흐르는 전류량에 비례하여 높아진다.

$|V_{GS}|$ 가 커짐에 따라 발광 소자(1806)를 흐르는 전류량이 커지게 되면 전류량에 따라  $V_{EL}$ 의 값도 커지게 된다. 그리고,  $V_T$ 의 크기는 전원 공급선( $V_1 \sim V_X$ )의 전위에 따라 정해져 있으므로  $V_{EL}$ 이 커지면 그만큼  $V_{DS}$ 가 작아진다.

또한, 도 11(B)에 나타내는 바와 같이, 구동용 트랜지스터(1804)의 전압-전류 특성은  $V_{GS}$ 와  $V_{DS}$ 의 값에 의해 2개의 영역으로 나뉘어진다.  $|V_{GS} - V_{TH}| < |V_{DS}|$ 인 영역이 포화 영역,  $|V_{GS} - V_{TH}| > |V_{DS}|$ 인 영역이 선형 영역이다.

포화 영역에서는, 이하의 식 1이 성립된다. 또한,  $I_{DS}$ 는 구동용 트랜지스터(1804)의 채널 형성 영역을 흐르는 전류량이다. 또한,  $\beta = \mu C_0 W/L$ 이며, 여기서,  $\mu$ 은 구동용 트랜지스터(1804)의 이동도,  $C_0$ 는 단위 면적당 게이트 용량,  $W/L$ 은 채널 형성 영역의 채널 폭( $W$ )과 채널 길이( $L$ )의 비이다.

[식 1]

$$I_{DS} = \beta (V_{GS} - V_{TH})^2$$

또한, 선형 영역에서는 이하의 식 2가 성립된다.

[식 2]

$$I_{DS} = \beta \{ (V_{GS} - V_{TH})V_{DS} - V_{DS}^2 \}$$

식 1에서 알 수 있는 바와 같이, 포화 영역에서 전류량은  $V_{DS}$ 에 의해 거의 변화되지 않고  $V_{GS}$ 에 의해서만 전류량이 정해진다.

또한, 식 2에서 알 수 있는 바와 같이, 선형 영역의 경우에는  $V_{DS}$ 와  $V_{GS}$ 에 의해 전류량이 정해진다.  $|V_{GS}|$ 를 증가시키 나가면 구동용 트랜지스터(1804)는 선형 영역에서 동작하게 된다. 그리고,  $V_{EL}$ 도 서서히 커지게 된다. 따라서,  $V_{EL}$ 이 커진 만큼  $V_{DS}$ 가 작아지게 된다. 선형 영역의 경우에는  $V_{DS}$ 가 작아지면 전류량도 작아진다. 그 때문에,  $|V_{GS}|$ 를 증가시키 나가도 전류량은 증가하기 어렵게 된다.  $|V_{GS}| = \infty$ 가 되었을 때 전류량 =  $I_{MAX}$ 가 된다. 즉,  $|V_{GS}|$ 를 아무리 크게 해도  $I_{MAX}$  이상의 전류는 흐르지 않는다. 여기서,  $I_{MAX}$ 는  $V_{EL} = V_T$ 일 때 발광 소자(1806)를 흐르는 전류량이다.

이와 같이  $|V_{GS}|$ 의 크기를 제어함으로써, 동작점을 포화 영역으로 할 수도 있고 선형 영역으로 할 수도 있다.

그런데, 모든 구동용 트랜지스터(1804)의 특성은 이상적으로는 모두 동일한 것이 바람직하나, 실제로는 개개의 구동용 트랜지스터(1804)에서 스레시홀드 전압( $V_{TH}$ )과 이동도( $\mu$ )가 서로 다른 경우가 많다. 그래서, 개개의 구동용 트랜지스터(1804)의 스레시홀드 전압( $V_{TH}$ )과 이동도( $\mu$ )가 서로 다르면, 식 1 및 식 2를 통해 알 수 있듯이,  $V_{GS}$ 의 값이 같아도 구동용 트랜지스터(1804)의 채널 형성 영역을 흐르는 전류량이 달라지게 된다.

도 12에 스레시홀드 전압( $V_{TH}$ )과 이동도( $\mu$ )가 이상적인 것으로부터 벗어난 구동용 트랜지스터(1804)의 전류-전압 특성을 나타내었다. 실선(3701)이 이상적인 전류-전압 특성의 그래프이고, 부호 3702, 3703이 각각 스레시홀드 전압( $V_{TH}$ )과 이동도( $\mu$ )가 이상적인 값과 다른 경우의 구동용 트랜지스터(1804)의 전류-전압 특성이다.

전류-전압 특성 곡선(3702, 3703)은, 포화 영역에서는 같은 전류량  $\Delta I_A$  만큼 이상적인 전류-전압 특성을 갖는 곡선(3701)과 어긋나 있다. 전류-전압 특성의 그래프(3702)의 동작점(3705)은 포화 영역에 있는 반면, 전류-전압 특성의 그래프(3703)의 동작점(3706)은 선형 영역에 있다. 이 경우, 이상적인 특성을 갖는 전류-전압 특성의 그래프(3701)의 동작점(3704)에서의 전류량과 동작점(3705) 및 동작점(3706)에서의 전류량의 어긋남을 각각  $\Delta I_B$ ,  $\Delta I_C$ 으로 하면 포화 영역에서의 동작점(3705)에서의 어긋남  $\Delta I_B$ 보다 선형 영역에서의 동작점(3706)에서의  $\Delta I_C$ 가 작다.

이상의 동작 분석의 정리로서 구동용 트랜지스터(1804)의 게이트 전압  $|V_{GS}|$ 에 대한 전류량의 그래프를 도 13에 나타내었다.  $|V_{GS}|$ 를 증가시켜 구동용 트랜지스터(1804)의 스레시홀드 전압의 절대값  $|V_{TH}|$ 를 초과할 때까지 구동용 트랜지스터(1804)가 도통 상태가 되어 전류가 흐르기 시작한다. 그리고, 나아가  $|V_{GS}|$ 를 증가시켜 나가면,  $|V_{GS}|$ 가  $|V_{GS} - V_{TH}| = |V_{DS}|$ 를 만족시키는 값(여기서는 그 값을 A로 함)이 되어 곡선은 포화 영역에서 선형 영역으로 진입한다. 또한,  $|V_{GS}|$ 를 증가시켜 나가면 전류량이 커져 결국에는 전류량이 포화 상태에 이른다. 그 때,  $|V_{GS}| = \infty$ 가 된다.

도 13을 통해 알 수 있듯이,  $|V_{GS}| \leq |V_{TH}|$ 의 영역에서는 전류가 거의 흐르지 않는다.  $|V_{TH}| \leq |V_{GS}| \leq A$ 의 영역은 포화 영역으로 불리우는 영역으로서  $|V_{GS}|$ 에 의해 전류량이 변화한다. 이것은, 포화 영역에서 발광 소자(1806)에 인가되는 전압을 조금이라도 변화시키면 그에 대한 발광 소자(1806)를 흐르는 전류가 지수함수적으로 크게 변화한다는 것이다. 그리고, 발광 소자(1806)의 휘도는 발광 소자(1806)에 흐르는 전류에 거의 정비례하여 커진다. 즉,  $|V_{GS}|$ 의 값에 따라 발광 소자에 흐르는 전류를 제어함으로써 휘도를 제어하여 계조를 얻는 방식인 아날로그 방식은 주로 포화 영역에서 동작된다.

한편, 도 13에서  $A \leq |V_{GS}|$ 의 영역은 선형 영역으로서, 발광 소자에 흐르는 전류량은  $|V_{GS}|$  및  $|V_{DS}|$ 에 의해 전류량이 변화한다. 선형 영역에서는 발광 소자(1806)에 인가되는 전압의 크기를 변화시켜도 발광 소자(1806)를 흐르는 전류량은 크게 변화하지 않는다. 디지털 방식은 발광 소자가 온 상태(그 휘도가 거의 100%인 상태), 또는 오프 상태(그 휘도가 거의 0%인 상태)의 두 상태에 의해서만 구동되는데 발광 소자를 온 상태로 함에 있어서  $A \leq |V_{GS}|$ 에서 동작시키면 언제나 전류값은  $I_{MAX}$ 에 가까워지기 때문에 그 휘도가 거의 100%인 상태가 된다. 또한, 발광 소자를 오프 상태로 함에 있어서는  $|V_{TH}| \geq |V_{GS}|$ 에서 동작시키면 전류값은 거의 제로가 되고 발광 소자의 휘도는 거의 0%가 된다. 즉, 디지털 방식으로 구동시키는 발광장치는 주로  $|V_{TH}| \geq |V_{GS}|$ ,  $A \leq |V_{GS}|$ 의 영역에서 동작된다.

#### 발광의 어루모작 하는 기술적 과제

아날로그 방식으로 구동시킨 발광장치에서 스위칭용 트랜지스터가 온 되어 화소에 입력된 아날로그의 비디오 신호는 구동용 트랜지스터의 게이트 전압이 된다. 이 때, 구동용 트랜지스터의 게이트 전극에 입력되는 아날로그의 비디오 신호의 전압에 대응하여 드레인 영역의 전위가 정해지고 소정의 드레인 전류가 발광 소자에 흘러 그 전류량에 대응한 발광량(휘도)으로 상기 발광 소자가 발광한다. 이상과 같이 비디오 신호에 의해 발광 소자의 발광량이 제어되고 그 발광량의 제어에 의해 계조 표시가 이루어진다.

그러나, 상기 아날로그 방식은 구동용 트랜지스터의 특성 편차에 상당히 약한 결점이 있다. 가령 각 화소의 구동용 트랜지스터와 동일한 게이트 전압이 걸렸다고 할지라도 구동용 트랜지스터의 특성에 편차가 있으면 동일한 드레인 전류를 흘릴 수는 없다. 즉, 아주 작은 구동용 트랜지스터의 특성 편차로 인해 동일한 전압의 비디오 신호를 입력해도 발광 소자의 발광량이 크게 달라지게 된다.

이와 같이 아날로그 방식은 구동용 트랜지스터의 특성 편차에 대해 민감하며 바로 이 점이 종래의 액티브형 발광장치의 계조 표시에서의 장애가 되었다.

또한, 구동용 트랜지스터의 특성 편차에 대처하기 위해 디지털 방식으로 발광장치를 구동시키면 유기 화합물층이 열화(劣化)되었을 때 유기 화합물층에 흐르는 전류량이 변화하게 된다.

그 이유는 발광 소자가 자연스럽게 시간에 따라 열화되기 때문이다. 열화 전후의 발광 소자의 전압-전류 특성 곡선이 도 18(A)의 그래프에 도시되어 있다. 디지털 구동 방식에서, 발광장치는 전술한 바와 같이 선형 영역에서 동작한다. 발광 소자가 열화되면, 그 전압-전류 특성 곡선은 도 18(A)에 도시된 바와 같이 변화되어 그 동작점을 시프트시킨다. 이것은 발광 소자의 두 전극 사이에서 흐르는 전류량을 변화시킨다.

본 발명은 상기 문제점을 감안하여 안출된 것으로서, 아날로그 방식으로 구동시킨 발광장치에 있어서 트랜지스터의 특성 편차에 의한 영향을 제거하여 선명한 다계조의 표시가 가능한 액티브형 발광장치 및 그의 구동방법을 제공하는 것을 목적으로 한다. 또한, 본 발명의 다른 목적은, 그와 같은 발광장치를 표시용 장치로서 구비한 전자기기를 제공하는 것이다.

또한, 본 발명의 또 다른 목적은 발광 소자의 두 전극 사이에서 흐르는 전류량에서의 시간에 따른 변화를 감소시켜 선명한 다계조 표시를 얻을 수 있는 발광장치 및 그의 구동방법을 제공하는 것이다. 또한, 본 발명의 또 다른 목적은 그와 같은 발광장치를 표시장치로서 구비한 전자기기를 제공하는 것이다.

#### 발명의 구성 및 작용

이러한 환경에 비추어, 본 발명은 화소에 구비된 구동용 트랜지스터의 특성을 특정하고 그 특정에 따라 화소에 입력하는 비디오 신호를 보정함으로써 구동용 트랜지스터의 특성 편차에 의한 영향을 제거한 발광장치 및 그의 구동방법을 제공한다.

또한, 본 발명은 발광 소자의 발광량(휘도)이 발광 소자에 흐르는 전류량에 제어되는 것을 이용하고 있다. 즉, 발광 소자에 원하는 전류량이 흐르도록 하면 발광 소자에 의해 원하는 발광을 얻을 수 있다. 따라서, 각 화소의 구동용 트랜지스터의 특성에 따른 비디오 신호를 각 화소에 입력하고 발광 소자에 원하는 전류량이 흐르도록 한다. 이를 통해 구동용 트랜지스터의 특성 편차에 영향을 받지 않고 발광 소자에 의해 원하는 발광을 얻을 수 있다.

구동용 트랜지스터의 특성을 특정하는 방법으로서, 발광 소자에 전류를 공급하고 있는 배선 상에 전류계를 접속하여 그 발광 소자에 흐르는 전류값을 측정한다. 예를 들어, 전류 공급선이나 대향 전원선 등의, 발광 소자에 전류를 공급하고 있는 배선 상에 전류계를 접속하여 그 발광 소자에 흐르는 전류값을 측정한다. 이 때에는 소스 신호선 구동회로부터 어느 특정 화소(바람직하게는 하나의 화소, 복수의 화소일 수도 있음)에만 비디오 신호가 입력되도록 하고 그 이외의 화소의 발광 소자에는 전류가 흐르지 않도록 한다. 그렇게 하면 전류계에 의해 어느 특정 화소만을 흐르는 전류값을 측정할 수 있다. 또한, 전압값이 다른 비디오 신호를 입력하면 각 화소별로 전압값이 다른 비디오 신호에 대응한 복수의 전류값을 측정할 수 있다.

그리고, 본 발명에서는, 비디오 신호를  $P(P_1, P_2, \dots, P_n, n$ 은 적어도 2이상의 자연수)로 나타낸다. 그 비디오 신호( $P_1, P_2, \dots, P_n$ )에 대응하는 전류값  $Q(Q_1, Q_2, \dots, Q_n)$ 은 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ )과 그 표시 패널의 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )( $n$ 은 2 이상의 자연수)의 차를 계산함으로써 얻어진다.  $P$  및  $Q$ 는 보간(補間)법을 이용하여 화소 특성을 구하기 위해 화소별로 얻어진다. 보간법이란, 함수의 2개 이상의 점에서의 함수값을 이용하여 함수값 사이의 점의 근사값을 구하는 계산법, 혹은 그 사이의 점에서의 함수값을 부여하여(보간하여) 함수를 확장하는 방법이다. 그 근사값을 부여하는 식이 보간식으로 불리며, 식 3으로 표시되는 식이다.

[식 3]

$$Q = F(P)$$

그리고, 화소별로 측정된 비디오 신호  $P(P_1, P_2, \dots, P_n)$ 와, 비디오 신호에 대응한 전류값  $Q(Q_1, Q_2, \dots, Q_n)$ 의 값을 식 3의  $P$  및  $Q$ 에 대입하면 보간 함수  $F$ 가 구해진다. 그리고, 구해진 보간 함수  $F$ 는 발광장치에 구비된 반도체 메모리나 자기(磁氣) 메모리 등의 기억 매체에 기억된다.

그리고, 발광장치에 화상을 표시할 때에는 기억 매체에 기억된 보간 함수  $F$ 를 이용하여 각 화소의 구동용 트랜지스터의 특성에 따른 비디오 신호( $P$ )를 계산하여 구한다. 그리고, 구해진 비디오 신호( $P$ )를 각 화소에 입력하면 발광 소자에 원하는 전류량을 흘릴 수 있으므로 원하는 휘도를 얻을 수 있다.

본 발명에 따른 발광장치의 정의는, 발광 소자를 구비한 화소부 및 구동회로가 기판과 커버 부재 사이에 밀봉되어 있는 표시 패널(발광 패널), IC 등을 표시 패널에 탑재하여 얻어진 발광 모듈, 및 표시 장치로서 이용되는 발광 표시 장치를 포함한다. 즉, "발광장치"는 발광 패널, 발광 모듈, 발광 표시 장치 등에 대한 일반적인 용어이다. 발광 소자는 본 발명에 필수 구성 요소중 하나는 아니고, 발광 소자를 포함하지 않는 장치도 본 명세서에서 발광장치로서 언급된다.

본 발명에 따르면, 발광 소자를 구비한 화소를 갖는 표시 패널을 포함하는 발광장치로서, 상기 화소의 전류값을 측정하는 전류 측정 수단; 그 전류 측정 수단에 의한 출력된 전류값을 이용하여 상기 화소에 대응하는 보간 함수를 계산하는 계산 수단; 상기 화소의 각각에 대한 보간 함수를 기억시키는 메모리 수단; 및 그 메모리 수단에 기억된 보간 함수를 이용하여 비디오 신호를 보정하는 신호 보정 수단을 포함하는 것을 특징으로 하는 발광장치가 제공된다.

상기 전류 측정 수단은 발광 소자의 두 전극 사이에서 흐르는 전류를 측정하는 수단을 구비하고, 예를 들어, 레지스턴스 디비전(resistance division)을 이용하여 전류를 측정하는 저항 소자 및 커패시터 소자로 구성되는 전류계 또는 회로에 대응한다. 계산 수단 및 신호 보정 수단은 계산 수단을 가지고 있고, 예를 들어, 마이크로컴퓨터 또는 CPU에 대응한다. 메모리 수단은 반도체 메모리 또는 자기 메모리와 같은 공지의 기억 매체에 대응한다. 화소가 꺼진 상태는 화소의 발광 소자가 발광하지 않는 상태, 즉, "블랙" 화상 신호가 입력되는 화소의 상태를 칭한다. 화소가 켜진 상태는 화소의 발광 소자가 발광하는 상태, 즉, "화이트" 화상 신호가 입력되는 화소의 상태를 칭한다.

본 발명에 따르면, 표시 패널을 구비한 발광장치를 구동시키는 방법으로서, 상기 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ )을 측정하는 단계; 상기 표시 패널의 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )을 측정하는 단계; 상기 전류값( $I_0$ )과 상기 전류값( $I_1, I_2, \dots, I_n$ )의 차( $Q_1, Q_2, \dots, Q_n$ ), 비디오 신호( $P_1, P_2, \dots, P_n$ ) 및 보간식  $Q = F(P)$ 를 이용하여 보간 함수  $F$ 를 계산하는 단계; 및 상기 보간 함수  $F$ 를 이용하여 상기 표시 패널의 화소에 입력되는 비디오 신호를 보정하는 단계를 포함하는 발광장치 구동방법이 제공된다.

본 발명에서 화소의 전형적인 구조는 발광 소자의 두 전극 사이에서 흐르는 전류를 제어하기 위한 제1 반도체 소자, 상기 화소에 대한 비디오 신호의 입력을 제어하기 위한 제2 반도체 소자, 및 상기 비디오 신호를 유지하기 위한 커패시터 소자를 포함한다. 반도체 소자는 스위칭 기능을 갖는 트랜지스터 또는 다른 소자에 대응한다. 커패시터 소자는 전하를 보유하는 기능을 가지고, 그의 재료는 특별히 제한되어 있지 않다.

진술한 바와 같은 구성의 본 발명은 발광장치, 및 발광장치가 아날로그 방식에 의해 구동되고, 트랜지스터간 특성 편차의 영향이 제거되어 선명한 다계조 표시를 얻는 발광장치 구동방법을 제공한다. 또한, 본 발명은 발광장치, 및 발광 소자의 두 전극 사이에서 흐르는 전류량의 정시 변화를 감소시켜 선명한 다계조 표시를 얻는 발광장치 구동방법을 제공한다.

(실시 형태)

본 발명의 실시 형태를 도 1 내지 도 5를 참조하여 설명한다.

도 1에 본 발명의 발광장치의 회로도의 일예를 나타낸다. 도 1의 발광장치는 화소부(103), 그 화소부(103)의 주변에 배치된 소스 신호선 구동회로(101), 게이트 신호선 구동회로(102)를 갖고 있다. 도 1의 발광장치는 소스 신호선 구동회로(101)와 게이트 신호선 구동회로(102)를 각각 하나씩 갖고 있으나, 본 발명은 이에 한정되지 않는다. 화소(100)의 구성에 따라 소스 신호선 구동회로(101)와 게이트 신호선 구동회로(102)의 수를 임의로 정할 수 있다.



또한, 소스 신호선 구동회로(101)는 시프트 레지스터(101a), 버퍼(101b), 샘플링 회로(101c)를 갖고 있다. 그러나, 본 발명은 이에 한정되지 않고, 소스 신호선 구동회로(101)는 보유 회로 등을 가질 수도 있다.

시프트 레지스터(101a)에는 클럭 신호(CLK) 및 스타트 펄스(SP)가 입력된다. 시프트 레지스터(101a)는 클럭 신호(CLK) 및 스타트 펄스(SP)에 따라 타이밍 신호를 차례로 발생시키며, 버퍼(101b)를 통해 샘플링 회로(101c)에 순차적으로 입력된다.

시프트 레지스터(101a)로부터의 타이밍 신호는 버퍼(101b)에 의해 완충 증폭된다. 타이밍 신호가 입력되는 배선에는 많은 회로 혹은 소자가 접속되어 있으므로 부하 용량이 커지게 된다. 따라서, 버퍼(101b)는 그 부하 용량이 커짐으로 인해 발생하는 타이밍 신호의 상승 또는 하강의 둔화를 방지하기 위해 구비되어 있다.

그리고, 샘플링 회로(101c)는 버퍼(101b)로부터 입력되는 타이밍 신호에 따라 비디오 신호를 차례로 화소(100)로 출력시킨다. 샘플링 회로(101c)는 비디오 신호선(125)과 샘플링 선(SA1~SAx)을 갖고 있다. 본 발명은 이에 한정되지 않고, 아날로그 스위치 또는 다른 반도체 소자를 가질 수도 있다.

화소부(103)에는, 소스 신호선(S1~Sx)과 게이트 신호선(G1~Gy)과 전원 공급선(V1~Vx)과 대향 전원선(E1~Ey)이 설치되어 있다. 또한, 화소부(103)에는 복수의 화소(100)가 매트릭스상(狀)으로 설치되어 있다.

그리고, 전원 공급선(V1~Vx)은 전류계(130)를 통해 전원(131)에 접속되어 있다. 또한, 전류계(130)와 전원(131)은 화소부(103)가 형성되어 있는 기판과는 다른 기판 상에 형성되어 커넥터 등을 통해 화소부(103)와 접속되어 있을 수 있다. 또는, 가능하다면 전류계(130)와 전원(131)이 화소부(103)와 동일한 기판 상에 형성할 수도 있다. 전류계(130)와 전원(131)의 수는 특별히 한정되지 않고 설계자의 임의로 정할 수 있다. 전류계(130)는 발광 소자(111)에 전류를 공급하는 배선에 접속될 수 있다면 충분하다. 예를 들어, 대향 전원선(E1~Ey)에 전류계(130)를 접속할 수도 있다. 즉, 전류계(130)를 설치하는 장소는 특별히 한정되지 않는다. 전류계(130)는 측정 수단에 대응한다.

전류계(130)에 의해 측정된 전류값은 데이터로서 보정회로(210)로 보내진다. 그 보정회로(210)는 기억매체(메모리 수단)(211), 계산회로(계산 수단)(202), 및 신호 보정 회로(신호 보정 수단)(204)를 갖고 있다. 보정 회로(210)의 구성은 도 1에 나타내는 구성에 한정되지 않고, 증폭회로, 변환회로 등을 구비할 수도 있다. 필요에 따라서는, 보정 회로(210)는 기억 매체(211)만을 구비할 수도 있다. 보정회로(210)의 구성은 설계자가 자유롭게 설계할 수 있다.

기억매체(211)는 제1 메모리(200), 제2 메모리(201) 및 제3 메모리(203)를 갖고 있다. 그러나, 본 발명은 이에 한정되지 않으며, 메모리의 수는 설계자가 자유롭게 설계할 수 있다. 기억매체(211)로서는, ROM, RAM, 플래시 메모리, 자기 테이프 등의 광지의 기억매체가 이용될 수 있다. 그러나, 화소부가 형성되어 있는 기판 상 등에 일체화시켜 기억매체(211)를 마련하는 경우에는, 반도체 메모리를 이용하는 것이 바람직하며 특히 ROM을 이용하는 것이 바람직하다. 또한, 컴퓨터의 표시장치로서 본 발명의 발광장치를 이용하는 경우에는, 그 컴퓨터 내에 기억매체(211)를 설치할 수도 있다.

계산회로(202)는 계산을 수행하는 수단을 구비한다. 더 상세하게는, 계산 회로(202)는 전류값( $I_1, I_2, \dots, I_n$ )으로부터 화소부(103)의 비발광 상태에서의 전류값( $I_0$ )을 감산함으로써 전류값( $Q_1, Q_2, \dots, Q_n$ )을 계산하는 수단을 갖는다. 계산회로(202)는 비디오 신호( $P_1, P_2, \dots, P_n$ )가 화소(100)에 입력될 때의 전류값( $Q_1, Q_2, \dots, Q_n$ )으로부터 상기한 식 3의 보간 함수를 계산하는 수단을 구비한다. 또한, 계산회로(202)로서는 광지의 계산회로, 마이크로컴퓨터 등을 이용할 수 있다. 컴퓨터의 표시장치로서 본 발명의 발광장치를 이용하는 경우에는 그 컴퓨터 내에 계산회로(202)를 구비할 수도 있다.

신호 보정 회로(204)는 비디오 신호를 보정하는 수단을 가지며, 더 상세하게는 기억매체(211)에 기억되어 있는 화소(100)의 보간 함수(F)와 상기한 식 3을 이용하여 화소(100)에 입력되는 비디오 신호를 보정하는 수단을 갖는다. 또한, 신호 보정 회로(204)로서는 광지의 신호 보정 회로, 마이크로컴퓨터 등을 이용할 수 있다. 또한, 컴퓨터의 표시장치로서 본 발명의 발광장치를 이용하는 경우에는 그 컴퓨터 내에 신호 보정 회로(204)를 구비할 수도 있다.

소스 신호선(S1~Sx)은 샘플링용 트랜지스터(126)를 통해 비디오 신호선(125)에 접속되어 있다. 샘플링용 트랜지스터(126)의 소스 영역과 드레인 영역은 한쪽은 소스 신호선(S)(S1~Sx 중의 어느 하나)에 접속되고, 다른 한쪽은 비디오 신호선(125)에 접속되어 있다. 샘플링용 트랜지스터(126)의 게이트 전극은 샘플링선SA(SA1~SAx 중의 어느 하나)에 접속되어 있다.

i행 j열째에 마련되어 있는 화소(100)의 확대도를 도 2에 나타낸다. 이 화소(i,j)에서, 부호 111은 발광 소자, 부호 112는 스위칭용 트랜지스터, 부호 113은 구동용 트랜지스터, 부호 114는 커패시터이다.

스위칭용 트랜지스터(112)의 게이트 전극은 게이트 신호선(Gj)에 접속되어 있다. 스위칭용 트랜지스터(112)의 소스 영역과 드레인 영역은, 한쪽이 소스 신호선(Si), 다른 한쪽이 구동용 트랜지스터(113)의 게이트 전극에 접속되어 있다. 스위칭용 트랜지스터(112)는 화소(i,j)에 신호를 입력할 때의 스위칭 소자로서 기능하는 트랜지스터이다. 스위칭용 트랜지스터(112)가 접속되어 있는 소스 신호선(Si)은 도 1에 도시된 바와 같이 샘플링용 트랜지스터(126)를 통해 비디오 신호선(125)에 접속되어 있는데, 도 2에서는 그의 도시를 생략하고 있다.

커패시터(114)는 스위칭용 트랜지스터(112)가 비선택 상태(오프 상태)에 있을 때 구동용 트랜지스터(113)의 게이트 전압을 유지하기 위해 설치되어 있다. 본 실시 형태에서는 커패시터(114)를 설치하는 구성으로 했으나, 본 발명은 이에 한정되지 않고, 커패시터(114)를 설치하지 않는 구성으로 할 수도 있다.

구동용 트랜지스터(113)의 소스 영역은 전원 공급선(Vi)에 접속되고, 드레인 영역은 발광 소자(111)에 접속된다. 전원 공급선(Vi)은 전류계(130)를 통해 전원(131)에 접속되어 있으며, 항상 일정한 전원전위가 부여되어 있다. 또한, 전원 공급선(Vi)은 커패시터(114)에 접속되어 있다. 구동용 트랜지스터(113)는 발광 소자(11)에 공급하는 전류를 제어하기 위한 소자(전류 제어 소자)로서 기능하는 트랜지스터이다.

발광 소자(111)는 양극, 음극, 및 그 양극과 음극 사이에 끼워진 유기 화합물층으로 이루어진다. 양극이 구동용 트랜지스터(113)의 드레인 영역과 접속되어 있을 경우, 양극이 화소 전극, 음극이 대향전극이 된다. 반대로 음극이 구동용 트랜지스터(113)의 드레인 영역과 접속하고 있을 경우에는, 음극이 화소 전극, 양극이 대향전극이 된다.

본 명세서에 있어서 발광 소자는 한쌍의 전극(양극과 음극) 사이에 유기화합물층이 개재된 구조로 한다. 유기 화합물층은 광지의 발광재료를 이용하여 제작할 수 있다. 또한, 유기 화합물층에는 단층 구조와 적층 구조의 두가지 구조가 있는데, 본 발명은 어떠한 구조를 사용해도 무방하다. 유기 화합물층에서의 발광에는 일중항 여기 상태에서부터 기저 상태로 복귀할 때의 발광(형광)과 삼중항 여기 상태에서부터 기저 상태로 복귀할 때의 발광(인광)이 있는데, 본 발명은 어느 발광을 이용한 발광장치에나 적용할 수 있다.

발광 소자의 대향 전극은 대향전원(121)에 접속되어 있다. 또한, 본 명세서에서 대향 전원(121)의 전위를 대향 전위라 부른다. 화소 전극의 전위와 대향 전극의 전위의 차가 구동 전압이며, 그 구동전압이 유기 화합물층에 인가된다.

다음, 도 1 및 도 2에 나타낸 본 발명의 발광장치에서, 화소(100)에 구비된 구동용 트랜지스터(113)의 특성을 특정하고 그 결과에 따라 화소(100)에 입력할 비디오 신호를 보정하는 방법을 도 3(A)에 나타내는 흐름도를 이용하여 설명한다. 또한, 설명의 편의상, 이 방법의 단계들을 스텝 1~스텝 5로서 설명한다. 또한, 도 3(B)에는 보정 회로(210)의 상세한 구성을 도시하고 있으며, 도 3(A) 및 도 3(B)를 각각 참조하면 용이하게 이해할 수 있다.

또한, 도 4(A) 내지 도 4(D)는 발광장치에 구비된 구동회로(소스 신호선 구동회로(101), 게이트 신호선 구동회로(102))로부터 출력되는 신호의 타이밍 차트를 나타내고 있다. 화소부(103)에는 게이트 신호선이  $y$ 개 마련되어 있으므로 1프레임 기간중에  $y$ 개의 라인 기간( $L_1 \sim L_y$ )이 형성되어 있다.

도 4(A)는 1라인 기간( $L$ )에서 1개의 게이트 신호선( $G$ )( $G_1 \sim G_y$  중 하나)이 선택되고  $y$ 개의 게이트 신호선( $G_1 \sim G_y$ )이 선택되면 1프레임 기간이 경과하고 있는 모양을 나타내고 있다. 도 4(B)는  $x$ 개의 샘플링 선( $SA$ )( $SA_1 \sim SA_x$  중 하나)이 차례로 선택되어 모든 샘플링 선( $SA_1 \sim SA_x$ )이 선택되면 1라인 기간이 경과하고 있는 모양을 나타내고 있다. 도 4(C)는 스텝 1에서 소스신호선( $S_1 \sim S_x$ )에 비디오 신호( $P_0$ )가 입력되는 모양을 나타내는 것이고, 도 4(D)는 스텝 2에서 소스 신호선( $S_1 \sim S_x$ )에 비디오 신호( $P_1, P_2, P_3$  및  $P_0$ )가 입력되는 모양을 나타내는 것이다.

먼저, 스텝 1에서, 발광장치의 화소부(103)를 전체 블랙(all-black) 상태로 한다. 전체 블랙 상태란, 모든 발광 소자(111)를 비발광 상태로 하는 것을 의미한다. 도 4(C)에는, 스텝 1에서 소스 신호선( $S_1 \sim S_x$ )에 비디오 신호( $P_0$ )가 입력되는 모양이 도시되어 있다. 또한, 도 4(C)에는 1라인 기간에서 소스 신호선( $S_1 \sim S_x$ )에 비디오 신호( $P_0$ )가 입력되는 모양만이 도시되어 있으나, 실제로는 1프레임 기간( $F$ )에 마련된 모든 라인 기간( $L_1 \sim L_y$ )에서 수행된다. 그리고, 1프레임 기간 중 모든 화소(100)에 동일한 비디오 신호( $P_0$ )가 입력되면, 화소부(103)에 구비된 모든 발광 소자(111)는 비발광 상태(전체 블랙 상태)가 된다.

이러한 상태가 된 후, 전류계(130)를 이용하여 전원 공급선( $V_1 \sim V_x$ )에 흐르는 전류값( $I_0$ )을 측정한다. 이 때 측정되는 전류값( $I_0$ )은 발광 소자(111)가 갖는 양극과 음극 사이의 일부, 및 화소(100)의 일부가 쇼트하고 있거나 화소부(103)에 접속된 FPC 등이 정확하게 접속되어 있지 않거나 하는 경우에 흐른 전류값에 상당한다. 그리고, 측정된 전류값( $I_0$ )은 보정회로(210)에 구비된 제 1 메모리(200)에 보존되고, 스텝 1이 종료된다.

이어서, 스텝 2에서, 화소부(103)에 구비된 화소(100)에 각각 다른 비디오 신호( $P_1, P_2, P_3$  및  $P_0$ )를 입력한다.

본 실시 형태에서는, 도 4(D)에 나타내는 바와 같이 단계적으로 변화시킨 4개의 비디오 신호( $P_1, P_2, P_3$  및  $P_0$ )를 소스 신호선( $S_1 \sim S_x$ )에 입력하고 있다. 즉, 1라인 기간( $L$ )에서 하나의 화소(100)에 4개의 비디오 신호( $P_1, P_2, P_3$  및  $P_0$ )를 입력하고, 1프레임 기간( $F$ )에서 화소부(103)에 구비된 모든 화소(100)에 4개의 비디오 신호( $P_1, P_2, P_3$  및  $P_0$ )를 입력한다.

그리고, 3개의 비디오 신호( $P_1, P_2$ , 및  $P_3$ )에 대응한 구동용 트랜지스터(113)로 흐르는 전류, 즉, 전원 공급선( $V_1 \sim V_x$ )으로 흐르는 전류의 값을 전류계(130)를 이용하여 측정한다.

또한, 본 실시 형태에서는, 1라인 기간( $L$ ) 중 하나의 화소에 단계적으로 변화시킨 4개의 비디오 신호( $P_1, P_2, P_3$  및  $P_0$ )를 입력했으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 1라인 기간( $L$ ) 중 비디오 신호( $P_1$ )만을 입력하고, 다음의 1라인 기간( $L$ ) 중 비디오 신호( $P_2$ )를 입력하고, 또한 그 다음의 1라인 기간( $L$ ) 중 비디오 신호( $P_3$ )를 입력할 수도 있다. 또한, 본 실시 형태에서는, 단계적으로 변화시킨 4개의 비디오 신호( $P_1, P_2, P_3$  및  $P_0$ )를 입력했으나, 본 발명은 전압값이 다른 비디오 신호를 입력하여, 전압값이 다른 비디오 신호에 대응한 전류값을 측정하면 충분하다. 예를 들어, 램프(ramp)상(등난상)으로 변화시킨 비디오 신호를 입력하여 어느 일정한 기간마다 전류계(130)를 이용하여 복수의 전류값을 측정하도록 할 수도 있다.

여기서, 일례로서  $j$ 행째의 게이트 신호선( $G_j$ )이 게이트 신호선 구동회로(102)로부터 보내진 게이트 신호선에 따라 선택되는 것으로 한다. 1라인 기간( $L_j$ )에는 하나의 화소( $1,j$ )에 4개의 비디오 신호( $P_1, P_2, P_3$  및  $P_0$ )가 입력되고 있으므로 비디오 신호를 입력하고 있는 화소( $1,j$ )를 제외하고는 모두 오프 상태에 있다. 따라서, 전류계(130)에서 측정되는 전류값은 어느 특정의 화소( $1,j$ )의 구동용 트랜지스터(113)를 흐르는 전류값과 스텝 1에서 측정된 전류값( $I_0$ )을 더한 값이 된다. 그 다음, 화소( $1,j$ )에서 비디오 신호( $P_1, P_2$  및  $P_3$ )의 각각의 비디오 신호에 대응한 전류값( $I_1, I_2$  및  $I_3$ )을 측정하여 그 전류값을 제2 메모리(201)에 보존한다.

이어서, 화소( $1,j$ )에는 비디오 신호( $P_0$ )를 입력하고, 화소( $1,j$ )의 발광 소자(111)를 비발광 상태로 한다. 이것은 다음 화소( $2,j$ )를 측정할 때 전류가 흐르는 것을 방지하기 위함이다.

이어서, 화소(2,j)에 4개의 비디오 신호( $P_1$ ,  $P_2$ ,  $P_3$  및  $P_0$ )를 입력한다. 그리고, 비디오 신호( $P_1$ ,  $P_2$  및  $P_3$ )에 대응한 전류값( $I_1$ ,  $I_2$  및  $I_3$ )을 취득하여 제2 메모리(201)에 보존한다.

이와 같이 하여 상술한 동작을 반복하여 j번째로 마련된 1열째부터 x열째까지의 화소(100)에 비디오 신호의 입력이 종료된다. 즉, 모든 소스 신호선( $S1 \sim Sx$ )에의 비디오 신호의 입력이 종료되면, 하나의 라인 기간( $Lj$ )이 종료된다.

그 다음, 다음 라인 기간( $L_{j+1}$ )이 시작되고, 게이트 신호선 구동회로(102)로부터 공급되는 게이트 신호에 의해 게이트 신호선( $G_{j+1}$ )이 선택된다. 그 다음, 모든 소스 신호선( $S1 \sim Sx$ )에 4개의 비디오 신호( $P_1$ ,  $P_2$ ,  $P_3$  및  $P_0$ )가 입력된다.

이와 같이 하여 상술한 동작을 반복하여 모든 게이트 신호선( $G1 \sim Gy$ )에 게이트 신호가 입력되면, 모든 라인 기간( $L1 \sim Ly$ )이 종료된다. 모든 라인 기간( $L1 \sim Ly$ )이 종료되면, 1프레임 기간이 종료된다.

이렇게 하여 화소부(103)에 구비된 화소(100)에 입력되는 3개의 비디오 신호( $P_1$ ,  $P_2$  및  $P_3$ )에 대응하는 전류값( $I_1$ ,  $I_2$  및  $I_3$ )을 측정할 수 있다. 얻어진 데이터는 제2 메모리(201)에 보존된다.

계산 회로(202)에서, 화소부(103)에 구비된 화소(100)마다 측정된 전류값( $I_1$ ,  $I_2$  및  $I_3$ )으로부터, 스텝 1에서 제1 메모리(200)에 보존된 전류값( $I_0$ )을 빼, 실제로 화소(100)에 흐른 전류값( $Q_1$ ,  $Q_2$  및  $Q_3$ )을 구한다.

$$Q_1 = I_1 - I_0$$

$$Q_2 = I_2 - I_0$$

$$Q_3 = I_3 - I_0$$

그리고, 전류값( $Q_1$ ,  $Q_2$  및  $Q_3$ )은 제2 메모리(201)에 보존되고, 스텝 2는 종료된다.

또한, 화소부(103)에 쇼트하고 있는 화소가 없고, 또한 화소부(103)에 접속된 FPC 등이 정확하게 접속되어 있을 경우에는, 전류값( $I_0$ )은 제로, 또는 거의 제로인 값이 측정되는 경우가 있다. 그와 같은 경우에는, 화소부(103)에 구비된 화소(100)마다 전류값( $I_1$ ,  $I_2$  및  $I_3$ )으로부터 전류값( $I_0$ )을 빼는 동작이나 전류값( $I_0$ )을 측정하는 동작을 생략할 수도 있으며, 이는 설계자에 의해 자유롭게 설정하는 것이 가능하다.

이어서, 스텝 3에서는, 상기한 식 1을 이용하여 계산회로(202)에서 각 화소의 구동용 트랜지스터의 전류-전압 특성( $I_{DS} - V_{GS}$  특성)을 취득한다. 또한, 식 1 및  $Q = I - I_0$ 에서  $I_{DS}$ ,  $V_{GS}$  및  $V_{TH}$ 가 I, P 및 B이면, 이하의 식 4가 얻어진다.

[식 4]

$$Q = A * (P - B)^2$$

식 4에서, A와 B는 정수(定數)로서, 적어도 2세트의 (P, Q)의 데이터가 있으면 얻을 수 있다. 즉, 스텝 2에서 구한 적어도 2개의 전압값이 다른 비디오 신호(P)와 그 비디오 신호(P)에 대응한 적어도 2개의 전류값(Q)을 식 3에 대입하면, 정수 A와 정수 B를 구할 수 있다. 그리고, 정수 A와 정수 B는 제3 메모리(203)에 보존된다.

정수 A와 정수 B가 구해지면 어느 전류값(Q)을 흘리기 위해 필요한 비디오 신호(P)의 값을 구할 수 있다. 이 때에는 이하의 식 5를 이용한다.

[식 5]

$$P = ((Q/A)^{1/2} + B = \{(I - I_0)/A\}^{1/2} + B$$

여기서, 일례로서, 식 4 및 식 5를 이용하여 화소 D, 화소 E, 화소 F의 정수 A와 정수 B의 값을 구하여 그것을 그래프화한 것을 도 5에 나타내었다. 도 5에 나타내는 바와 같이, 화소 D, 화소 E, 화소 F에 같은 비디오 신호(여기서는 일례로서 비디오 신호  $P_2$ 로 함)를 입력한 경우, 화소 D에서는  $I_q$ 로 나타낸 전류가 흐르고, 화소 E에서는  $I_r$ 로 나타낸 전류가 흐르고, 화소 F에서는  $I_p$ 로 나타낸 전류가 흐르고 있다. 즉, 같은 비디오 신호( $P_2$ )를 입력해도 화소(D, E, F)에 구비된 트랜지스터의 특성이 다르기 때문에 전류값이 달라지게 된다. 그 결과, 같은 비디오 신호를 입력했음에도 불구하고, 화소(100)마다 휘도에 편차를 보이고 있다. 따라서, 본 발명에서는 상술한 식 4를 이용하여 화소(100)의 특성에 대응하는 비디오 신호를 화소(100)에 입력하여 특성 편차의 영향을 제거한다.

또한, 도 5에서는, 화소 D, 화소 E, 화소 F의 특성을 식 4 및 식 5를 이용하여 2차 곡선으로 도시했으나, 본 발명은 이에 한정되지 않는다. 도 16에, 이하의 식 6을 이용하여 화소 D, 화소 E, 화소 F의 특성을 구한 경우의 그래프를 나타내었다.

[식 6]

$$Q = a * P + B$$

식 6에는 스텝 2에서 구한 화소별 전압값(P)과 전류값(Q)을 대입하여 정수 a와 정수 b를 구한다. 그리고, 본 실시 형태에서는, 구해진 정수 a와 정수 b는 화소(100) 별로 제3 메모리(203)에 보존되고, 스텝 3은 종료된다.

그리고, 화소 D, 화소 E, 화소 F에 입력된 비디오 신호(P)와 이 비디오 신호(P)에 대응한 전류값(Q)과의 관계를 직선으로 나타낸 것을 도 16에 나타내었다. 도 16에 나타낸 그래프는 도 5에 나타낸 그래프와 마찬가지로, 화소 D, 화소 E, 화소 F에 동일한 비디오 신호(여기서는 일례로서 비디오 신호  $P_2$ 로 함)를 입력한 경우, 화소 D에서는  $I_q$ 로 표시되는 전류가 흐르고, 화소 E에서는  $I_r$ 로 나타낸 전류가 흐르고, 화소 F에서는  $I_p$ 로 나타낸 전류가 흐르고 있다. 즉, 같은 비디오 신호( $P_2$ )를 입력해도 화소(100)에 구비된 트랜지스터의 특성이 다르기 때문에 화소 D, E 및 F 사이의 전류값이 달라지게 된다. 따라서, 본 발명에서는 식 6을 이용하여 화소(100)의 특성에 대응하는 비디오 신호를 화소(100)에 입력하여 특성 편차의 영향을 제거한다.

또한, 비디오 신호의 전압값(P)과 전류값(Q)의 관계를 특정하는 방법으로서 도 5에 나타내는 바와 같이 2차 곡선으로써 특정할 수도 있고, 또는 도 16에 나타내는 바와 같이 직선으로써 특정할 수도 있다. 또한, 그 특정 방법에는 스플라인(spline) 곡선이나 베지에(Bezier) 곡선이 이용될 수 있고, 또한 곡선상에 전류값이 잘 표시되지 않을 경우에는, 최소 제곱법을 이용하여 곡선을 최적화할 수도 있으며, 그 특정 방법은 특별히 한정되지 않는다.

이어서, 스텝 4에서, 신호 보정 회로(204)에서 상기한 식 5, 식 6 등을 이용하여 각 화소(100)의 특성에 따른 비디오 신호의 값을 계산한다. 그 다음, 스텝 4는 종료되며, 스텝 5에서, 계산된 비디오 신호를 화소(100)에 대입하면 구동용 트랜지스터의 특성 편차에 영향을 받지 않고 발광 소자에 원하는 전류를 흘릴 수 있으므로, 원하는 발광(휘도)을 얻을 수 있다. 또한, 화소(100)별로 구해진 정수는 일단 제3 메모리(203)에 보존되면, 이후에는 스텝 4와 스텝 5를 번갈아가며 반복하면 된다.

여기서, 다시 도 5를 참조하면, 예를 들어, 화소 D, 화소 E, 화소 F를 동일한 휘도로 발광시키고자 할 경우에는, 동일한 전류값( $I_r$ )을 흘릴 필요가 있다. 이를 위해서는, 구동용 트랜지스터의 특성에 따른 비디오 신호를 입력할 필요가 있으며, 도 5에 나타내는 바와 같이, 화소 D에는 비디오 신호  $P_1$ 을 입력하고, 화소 E에는 비디오 신호  $P_2$ 를 입력하고, 화소 F에는 비디오 신호  $P_3$ 을 입력할 필요가 있다. 이것은 스텝 4에서 신호 보정 회로(204)를 이용하여 구하고, 그 구해진 비디오 신호를 각각의 화소에 입력하면 된다.

또한, 전류계(130)를 이용하여 복수의 다른 비디오 신호에 대응하는 복수의 전류값을 측정하는 동작(스텝 1~스텝 3의 동작)은 실제로 화상을 표시하기 직전 또는 직후에 수행될 수 있다. 또는, 소정의 정보가 메모리 수단에 기억되기 전에 수행될 수도 있다. 또한, 출하 전에 한번만 동작을 수행할 수도 있다. 그 경우에는 계산회로(202)에서 계산된 보간 함

수(F)를 일단 기억매체(211)에 기억시키고, 이 기억매체(211)를 화소부(103)와 일체화하여 형성하면 된다. 그렇게 하면, 이후는 기억매체(211)에 기억된 보간 함수(F)를 참조하여 화소의 특성에 따른 비디오 신호를 계산할 수 있으므로, 진류개(130)를 발광장치에 마련할 필요가 없다.

또한, 본 실시 형태에 있어서는, 보간 함수(F)가 기억매체(211)에 기억되면 그를 기초로 화소(100)에 입력하는 비디오 신호를 계산회로(202)에서 수치 계산하여 이 계산한 비디오 신호를 화소(100)에 입력시키고 있으나, 본 발명은 이에 한정되지 않는다.

예를 들어, 기억매체(211)에 기억된 보간 함수(F)를 기초로, 표시되는 화상의 개조수에 대응하는 비디오 신호를 미리 화소(100)마다 계산 회로(202)에서 계산해 두고 이 계산된 비디오 신호를 기억매체(211)에 기억시켜 둘 수도 있다. 예를 들어, 16개조로 화상을 표시한다고 하면, 이 16개조 분의 16개의 비디오 신호를 화소(100)마다 미리 계산해 두고, 계산한 비디오 신호는 기억매체(211)에 기억시켜 둔다. 그러면, 화소(100)마다 어느 개조를 표시할 때에 입력하는 비디오 신호의 정보가 기억매체(211)에 기억되어 있으므로, 그 정보를 기초로, 화상을 표시할 수 있다. 즉, 계산 회로(202)를 발광장치에 구비하지 않고도 기억매체(211)에 기억시킨 정보를 기초로 화상을 표시할 수 있다.

또한, 표시된 화상의 개조수에 대응하는 비디오 신호를 미리 화소(100)마다 계산 회로(202)에서 계산해 둘 때에는, 이 비디오 신호에 감마( $\gamma$ )값(하나 또는 복수의 어느 것이어도 무방함)으로 감마 보정을 한 비디오 신호를 기억 매체(211)에 기억시켜 둘 수도 있다. 이용되는 감마값은 화소부 전역에 공통적일 수 있거나, 화소에 따라 변화될 수 있다. 이것은 더욱 선명한 화상을 표시할 수 있게 한다.

(실시예 1)

본 발명은 도 2와는 다른 구성의 화소의 발광장치에도 적용할 수 있는데, 본 실시예에서는 그의 일예에 대하여 도 6, 도 18(B) 및 도 18(C)에 의거하여 설명한다.

도 6에 나타내는 화소(i,j)는 발광 소자(311), 스위칭용 트랜지스터(312), 구동용 트랜지스터(313), 소거용 트랜지스터(315), 커패시터(보유 용량)(314)을 갖고 있다. 또한, 그 화소(i,j)는 소스 신호선(Si)과 전원 공급선(Vi)과 게이트 신호선(Gj)과 소거용 게이트 신호선(Rj)에 의해 둘러싸인 영역 내에 배치된다.

스위칭용 트랜지스터(312)의 게이트 전극은 게이트 신호선(Gi)에 접속되어 있다. 스위칭용 트랜지스터(312)의 소스 영역과 드레인 영역은, 한쪽이 소스 신호선(Si), 다른 한쪽이 구동용 트랜지스터(313)의 게이트 전극에 접속되어 있다. 스위칭용 트랜지스터(312)는 화소(i,j)에 신호를 입력할 때의 스위칭 소자로서 기능하는 트랜지스터이다.

커패시터(314)는 스위칭용 트랜지스터(312)가 바선택 상태(오프 상태)에 있을 때 구동용 트랜지스터(313)의 게이트 전압을 유지하기 위해 설치되어 있다. 또한, 본 실시예에서는 커패시터(314)를 설치하는 구성으로 했으나, 본 발명은 이에 한정되지 않고, 커패시터(314)를 설치하지 않는 구성으로 할 수도 있다.

구동용 트랜지스터(313)의 소스 영역은 전원 공급선(Vi)에 접속되고, 드레인 영역은 발광 소자(311)에 접속된다. 전원 공급선(Vi)은 진류개(130)를 통해 전원(131)에 접속되어 있으며, 항상 일정한 전원 전위가 부여되어 있다. 또한, 전원 공급선(Vi)은 커패시터(314)에 접속되어 있다. 구동용 트랜지스터(313)는 발광 소자(311)로 공급하는 전류를 제어하기 위한 소자(전류 제어 소자)로서 기능하는 트랜지스터이다.

발광 소자(311)는 양극, 음극, 및 그 양극과 음극 사이에 끼워진 유기 화합물층으로 이루어진다. 양극이 구동용 트랜지스터(313)의 드레인 영역과 접속되어 있을 경우, 양극이 화소 전극, 음극이 대향전극이 된다. 반대로 음극이 구동용 트랜지스터(313)의 드레인 영역과 접속하고 있을 경우에는, 음극이 화소 전극, 양극이 대향전극이 된다.

소거용 트랜지스터(315)의 게이트 전극은 소거용 게이트 신호선(Rj)에 접속되어 있다. 소거용 트랜지스터(315)의 소스 영역과 드레인 영역은, 한쪽이 전원 공급선(Vi), 다른 한쪽이 구동용 트랜지스터(313)의 게이트 전극에 접속되어 있다. 소거용 트랜지스터(315)는 화소(i,j)에 기록된 신호를 소거(리셋)하기 위한 소자로서 기능하는 트랜지스터이다.

소거용 트랜지스터(315)가 온(ON)으로 되는 경우, 커패시터(314)에 보유된 용량이 방전된다. 이것은 화소(i,j)에 기록된 신호를 소거(리셋)시켜 발광 소자의 발광을 중지시킨다. 즉, 화소(i,j)는 소거용 트랜지스터(315)를 온으로 함으로써 발광을 강제로 중지시킨다. 화소(i,j)의 발광을 강제 중지시키기 위해 구비된 소거용 트랜지스터(315)의 경우에, 다양한 효과를 얻을 수 있다. 예를 들어, 디지털 구동 방식에서, 발광 소자가 발광하는 기간의 길이가 임의로 설정될 수 있어, 높은 개조 화상이 표시될 수 있다. 아날로그 구동 방식의 경우에는, 신규 프레임 기간이 시작될 때마다 화소가 발광을 중지시킬 수 있어, 애니메이션이 잔상없이 선명하게 표시될 수 있다.

그리고, 전원 공급선(Vi)은 전류계(130)를 통해 전원(131)에 접속되어 있다. 또한, 전류계(130)와 전원(131)은 화소부(103)가 형성되어 있는 기판과는 다른 기판상에 형성되어 커넥터 등을 통해 화소부(103)와 접속되어 있을 수도 있다. 또는, 가능하다면, 전류계(130) 및 전원(131)은 화소부(103)와 같은 기판 상에 형성할 수도 있다. 전류계(130)와 전원(131)의 수는 특별히 한정되지 않고, 설계자의 임의로 설정할 수 있다.

전류계(130)에 의해 측정된 전류값은 데이터로서 보정회로(210)로 보내진다. 보정회로(210)는 기억매체(211), 계산회로(202), 신호보정회로(204)를 갖고 있다. 또한, 보정회로(210)의 구성은 도 6에 나타내는 구성에 한정되지 않고, 증폭 회로 등을 구비할 수도 있다. 보정회로(210)의 구성은 설계자가 자유롭게 설계할 수 있다.

화소부(도시되지 않음)에는, 도 6에 나타난 화소(i,j)와 동일한 화소들이 매트릭스상으로 배치되어 있다. 그 화소부에는, 소스 신호선(S1~Sx)과 게이트 신호선(G1~Gy)과 전원공급선(V1~Vx)과 소거용 게이트 신호선(R1~Ry)이 구비되어 있다.

도 18(B)는 도 2에 도시된 화소에 리셋 선(Rj)을 부가함으로써 얻어진 화소의 구성을 나타낸다. 도 18(B)에서, 커패시터(114)는 전원선(Vi) 대신에 리셋 선(Rj)에 접속된다. 이 경우에, 커패시터(114)는 화소(i,j)를 리셋시킨다. 도 18(C)는 리셋 선(Rj) 및 다이오드(150)를 도 2에 도시된 화소에 부가함으로써 얻어진 화소의 구성을 나타낸다.

본 발명이 적용되는 발광장치의 화소의 구성은 발광 소자 및 트랜지스터를 구비한 구성이다. 발광 소자 및 트랜지스터가 화소 내에서 접속되는 방법은 특별하게 제한하지 않으며, 본 실시예에서 도시된 화소의 구성은 일례이다.

화소 동작을 도 6에 도시된 화소를 예를 들어 간단하게 설명한다. 디지털 구동 방식 및 아날로그 구동 방식 모두는 화소에 적용가능하다. 여기서, 시간 개조 방식과 조합된 디지털 방식이 적용될 경우의 화소 동작을 설명한다. 시간 개조는, 일본 공개특허공고 2001-343933호 공보에 개시된 바와 같이, 발광 소자가 발광하는 기간의 길이를 제어함으로써 개조 표시를 얻는 방식이다. 특히, 1프레임 기간은 서로 다른 복수의 서브-프레임 기간으로 분할되고, 발광 소자의 발광 어부는 각 서브-프레임 기간 동안에 결정되어, 개조는 1프레임 기간 내의 발광 기간의 길이에서의 차로 표현된다. 즉, 개조는 비디오 신호에 의해 발광 기간의 길이를 제어함으로써 얻어진다.

본 발명은 각 화소에 입력되는 비디오 신호를 보정함으로써 화소간 특성 편차를 제거한다. 비디오 신호의 보정은 아날로그 방식을 이용하는 발광장치에서의 비디오 신호의 진폭의 보정에 대응한다. 시간 개조 방식과 조합된 디지털 방식을 이용하는 발광장치에서, 비디오 신호의 보정은 비디오 신호가 입력되는 화소의 발광 기간의 길이의 보정에 대응한다.

시간 개조 방식과 조합된 디지털 방식이 적용되는 발광장치에서의 직선으로 표현된 식 6을 이용하는 것이 바람직하다. 그러나, 디지털 방식은 비발광 시점을 측정할 필요는 없어 식 6에서 정수 b는 제로(0)로 설정된다. 정수 a는 단지 한번 각 화소의 특성을 측정함으로써 얻어진다.

진술한 구조를 갖는 본 발명은 발광장치, 및 발광장치가 아날로그 방식에 의해 구동되어, 트랜지스터간 특성 편차의 영향을 제거하여 선명한 다계조 표시를 얻을 수 있는 발광장치 구동방법을 제공할 수 있다. 또한, 본 발명은 발광장치, 및 발광 소자의 두 전극간 전류량의 경시 변화를 감소시켜서 선명한 다계조 표시를 얻을 수 있는 발광장치 구동방법을 제공할 수 있다.

또한, 본 실시예에는 진술한 실시 형태와 자유롭게 조합될 수 있다.

(실시예 2)

본 실시예에서는 본 발명의 발광장치의 화소부의 단면 구조의 일예를 도 7을 이용하여 설명한다.

도 7에서, 기판(4501) 상에 구비된 스위칭용 트랜지스터(4502)는 공지의 방법으로 형성된 n채널형 트랜지스터를 이용한다. 또한, 본 실시예에서는 더블 게이트 구조를 채용하고 있으나, 싱글 게이트 구조일 수도 있으며, 트리플 게이트 구조나 그 이상의 게이트 수를 갖는 멀티게이트 구조이어도 무방하다. 또한, 스위칭용 트랜지스터(4502)는 공지의 방법으로 형성된 p채널형 트랜지스터일 수도 있다.

구동용 트랜지스터(4503)는 공지의 방법으로 형성된 n채널형 트랜지스터를 이용한다. 스위칭용 트랜지스터(4502)의 드레인 배선(4504)은 배선(도시되지 않음)에 의해 구동용 트랜지스터(4503)의 게이트 전극(4506)에 전기적으로 접속되어 있다.

구동용 트랜지스터(4503)는 발광 소자(4510)를 흐르는 전류량을 제어하기 위한 소자이므로, 많은 전류가 흐르고 열에 의한 열화(劣化)나 핫 캐리어에 의한 열화의 위험성이 높은 소자이기도 하다. 그 때문에, 구동용 트랜지스터(4503)의 드레인 영역, 혹은 소스 영역과 드레인 영역 모두에 게이트 절연막을 사이에 두고 게이트 전극에 중첩되도록 LDD 영역을 형성하는 구조는 매우 효과적이다. 도 7에서, 일례로서, 구동용 트랜지스터(4503)의 소스 영역과 드레인 영역 모두에 LDD 영역을 형성한 예를 도시하고 있다.

또한, 본 실시예에서는 구동용 트랜지스터(4503)를 싱글 게이트 구조로 도시하고 있으나, 복수의 트랜지스터를 직렬로 접속한 멀티 게이트 구조로 할 수도 있다. 또한, 복수의 트랜지스터를 병렬로 연결하여 실질적으로 채널 형성 영역을 복수로 분할하여 열의 방사를 고효율로 수행할 수 있도록 한 구조로 할 수도 있다. 이와 같은 구조는 열에 의한 열화 대책으로서 효과적이다.

또한, 구동용 트랜지스터(4503)의 게이트 전극(4506)을 포함하는 배선(도시되지 않음)은 구동용 트랜지스터(4503)의 드레인 배선(4512)과 절연막을 사이에 두고 일부에서 중첩되고, 그 영역에서는 보유 용량이 형성된다. 이 보유 용량은 구동용 트랜지스터(4503)의 게이트 전극(4506)에 인가된 전압을 보유하는 기능을 갖는다.

스위칭용 트랜지스터(4502) 및 구동용 트랜지스터(4503) 위에는 제1 중간 절연막(4514)이 형성되고, 그 위에 수직 절연막으로 이루어지는 제2 중간 절연막(4515)이 형성된다.

부호 4517은 반사성이 높은 도전막으로 이루어지는 화소 전극(발광 소자의 양극)으로서, 구동용 트랜지스터(4503)의 드레인 영역에 일부가 피복되도록 형성되고 전기적으로 접속된다. 화소 전극(4517)으로서는 산화 인듐 및 산화 주석의 화합물(ITO) 또는 산화 인듐 및 산화 아연의 화합물로 형성될 수 있다. 물론, 다른 투명 도전막이 화소 전극(4517)을 형성하는데 이용될 수도 있다.

이어서, 유기 수직막(4516)을 화소 전극(4517) 상에 형성하고, 화소 전극(4517)과 대면하는 부분을 패터닝한 후 유기 화합물층(4519)이 형성된다. 또한, 도 7에 도시하고 있지 않으나, 적색광을 방출하기 위한 R 유기 화합물층(4519), 녹색광을 방출하기 위한 G 유기 화합물층(4519) 및 청색광을 방출하기 위한 B 유기 화합물층(4519)이 별도 형성될 수 있다. 유기 화합물층(4519)을 위한 발광재료로서는,  $\pi$  공액 폴리머계 재료를 이용한다. 대표적인 폴리머계 재료로



서는, 폴리파라페닐렌 비닐렌(PPV)계, 폴리비닐 카바졸(PVK)계, 폴리폴루오렌계 재료 등을 들 수 있다. 또한, 유기 화합물층(4519)은 단층 구조, 적층 구조의 두가지 구조가 있는데, 본 발명은 어떠한 구조로 제작해도 무방하다. 공지의 재료 및 구조를 자유롭게 조합하여 유기 화합물층(4519)(발광 및 그를 위한 캐리어의 이동을 수행시키기 위한 층)을 형성하면 된다.

예를 들어, 본 실시예에서는, 폴리머계 재료를 유기 화합물층(4519)으로서 이용하는 예를 도시했으나, 저분자계 유기 발광재료를 이용할 수도 있다. 또한, 진하 수송층이나 진하 주입층으로서 탄화규소 등의 무기 재료를 이용하는 것도 가능하다. 이러한 유기 발광재료들이나 무기 재료는 공지의 재료를 이용할 수 있다.

음극(4523)까지 형성되면, 발광 소자(4510)가 완성된다. 또한, 여기서 말하는 발광 소자(4510)란 소자 전극(4517)과 유기 화합물층(4519)과 정공 주입층(4522) 및 음극(4523)으로 형성된 적층체를 나타낸다.

그런데, 본 실시예에서는 음극(4523) 상에 패시베이션막(4524)을 형성하고 있다. 그 패시베이션막(4524)으로서는 질화규소막 또는 질화산화규소막이 바람직하다. 그의 형성 목적은 외부와 발광 소자(4510)를 차단하기 위한 것인데, 발광재료의 산화에 의한 열화를 막기 위한 목적과 유기 발광재료로부터의 탈가스를 억제하는 목적을 위한 것이다. 이에 의해 발광장치의 신뢰성이 높아진다.

이상과 같이 본 실시예에서 설명한 발광장치는 도 7과 같은 구조의 화소로 이루어지는 화소부를 가지며, 오프 전류값이 충분히 낮은 선택용 트랜지스터와 핫캐리어 주입에 강한 구동용 트랜지스터를 갖는다. 따라서, 높은 신뢰성을 가짐은 물론 양호한 화상 표시가 가능한 발광장치를 얻을 수 있다.

본 실시예에서 설명한 구성을 갖는 발광장치의 경우, 유기 화합물층(4519)에서 발생한 광은 화살표로 나타낸 바와 같이 트랜지스터가 형성된 기관(4501)의 방향을 향해 출사된다. 또한, 발광 소자(4510)에서 발광되는 광이 기관(4501)의 방향을 향해 출사하는 것을 하방 출사라 부른다.

이어서, 발광 소자에서 발광되는 광이 기관(4510)과 반대 방향을 향해 출사하는(상방 출사) 발광장치의 단면 구조에 대하여 도 17(A) 및 도 17(B)를 참조하여 설명한다.

도 17(A)에서, 기관(1600) 상에는 구동용 트랜지스터(1601)가 형성되어 있다. 그 구동용 트랜지스터(1601)는 소스 영역(1604a)과 드레인 영역(1604c)과 채널 형성 영역(1604b)을 갖는다. 또한, 게이트 절연막(1605)을 사이에 두고 채널 형성 영역(1604b) 상에 형성된 게이트 전극(1603a)을 갖는다. 또한, 구동용 트랜지스터(1601)는 도 17(A)에 나타내는 구성 뿐만 아니라, 공지 구성의 트랜지스터를 자유롭게 이용할 수 있다.

구동용 트랜지스터(1601) 상에는 층간막(1606)이 형성되어 있다. 이어서, ITO 등을 대표로 하는 투명 도전막을 성막하고, 원하는 형상으로 패터닝하여 화소 전극(1608)을 형성한다. 여기서, 화소 전극(1608)은 발광 소자(1614)의 양극으로서 기능한다.

그리고, 층간막(1606)에, 구동용 트랜지스터(1601)의 소스 영역(1604a) 및 드레인 영역(1604c)에 이르는 콘택트홀을 형성하고, Ti 층, Ti를 포함하는 Al 층 및 다른 Ti 층으로 이루어지는 적층 막을 성막하고, 원하는 형상으로 패터닝한다. 이에 의해, 배선(1607, 1609)이 형성된다.

계속해서, 아크릴 등의 유기 수지 재료 등으로 이루어지는 절연막을 형성하고, 발광 소자(1614)의 화소 전극(1608)에 대응하는 위치에 개구부를 형성하여 절연막(1610)을 형성한다. 여기서, 개구부의 측벽의 단차에 기인하는 유기 화합물층의 열화, 난질 등의 문제를 회피하기 위해, 개구부는 충분히 완만한 테이퍼 형상의 측벽을 갖도록 형성한다.

그리고, 유기 화합물층(1611)을 형성한 후, 발광 소자(1614)의 대향 전극(음극)(1612)을 2 nm 이하의 두께를 갖는 세슘(Cs) 막 및 10 nm 이하의 두께를 갖는 은(Ag) 막을 차례로 성막한 적층 막에 의해 형성한다. 발광 소자(1614)의 대향 전극(1612)의 막 두께를 매우 얇게 함으로써, 유기 화합물층(1611)에서 발광된 광은 대향 전극(1612)을 투과하

여 기판(1600)과 반대 방향으로 출사된다. 그리고, 발광 소자(1614)의 보호를 목적으로 패시베이션막(1613)을 성막한다.

도 17(B)는 도 17(A)와 다른 구성의 발광 소자를 갖는 화소의 구성을 나타내는 단면도이다. 또한, 도 17(B)에서 도 17(A)와 동일한 부분은 동일한 부호를 사용하여 설명한다. 또한, 도 17(B)에서 구동용 트랜지스터(1601)와 충전막(1606)을 형성할 때까지는 도 17(A)에 나타내는 구성과 동일하므로 그 설명은 생략한다.

충전막(1606)에, 구동용 트랜지스터(1601)의 소스영역(1604a) 및 드레인 영역(1604c)에 이르는 콘택트 홀을 형성한다. 그 후, Ti 층, Ti를 포함하는 Al 층 및 다른 Ti 층으로 이루어지는 적층 막을 성막하고, 계속해서 ITO 등을 대표로 하는 투명 도전막을 성막한다. Ti 층, Ti를 포함하는 Al 층 및 다른 Ti 층으로 이루어지는 적층 막과 ITO 막 등을 대표로 하는 투명 도전막을 원하는 형상으로 패터닝하여 배선(1607, 1608, 1619) 및 화소 전극(1620)을 형성한다. 화소 전극(1620)은 발광 소자(1624)의 양극으로서 기능한다.

계속해서, 아크릴 등의 유기 수지 재료 등으로 이루어지는 절연막을 형성하고 발광 소자(1624)의 화소 전극(1620)에 대응하는 위치에 개구부를 형성하여 절연막(1610)을 형성한다. 여기서, 개구부의 측벽의 단차에 기인하는 유기 화합물층의 언화, 단결 등의 문제를 회피하기 위해, 개구부는 충분히 완만한 테이퍼 형상의 측벽을 갖도록 형성한다.

이어서, 유기 화합물층(1611)을 형성한 후 발광 소자(1624)의 대향 전극(음극)(1612)을 2 nm 이하의 두께를 갖는 세슘(Cs) 막 및 10 nm 이하의 두께를 갖는 은(Ag) 막을 차례로 성막한 적층 막에 의해 형성한다. 발광 소자(1624)의 대향 전극(1612)의 막 두께를 매우 얇게 함으로써, 유기 화합물층(1611)에서 발광된 광은 대향 전극(1612)을 투과하여 기판(1600)과 반대 방향으로 출사된다. 이어서, 발광 소자(1624)의 보호를 목적으로 패시베이션막(1613)을 성막한다.

이와 같이 기판(1600)과는 반대의 방향으로 광을 출사하는 발광장치는 기판(1600) 상에 형성된 구동용 트랜지스터(1601) 등의 소자를 통해 발광 소자(1614)의 발광을 눈으로 관찰할 필요가 없으므로 개구율을 크게 할 수 있다.

도 17(B)에 나타내는 구성의 화소는 도 17(A)에 나타내는 구성의 화소와 비교할 때 구동용 트랜지스터의 소스 영역 또는 드레인 영역과 접속되는 배선(1619)과 화소 전극(1620)을 공통의 포토마스크를 이용하여 패터닝하여 형성할 수 있으므로, 제작공정에서 요구되는 포토 마스크의 삭감 및 공정의 간략화가 가능해진다.

또한, 본 실시예는 실시형태 및 실시예 1과 자유롭게 조합될 수 있다.

(실시예 3)

본 실시예에서는 본 발명의 발광장치의 외관에 대해 도 8(A) 내지 도 8(C)를 참조하여 설명한다.

도 8(A)는 발광장치의 상면도이고, 도 8(B)는 도 8(A)의 A-A'선에 따른 단면도이고, 도 8(C)는 도 8(A)의 B-B'선에 따른 단면도이다.

기판(4001) 상에 구비된 화소부(4002)와 소스 신호선 구동회로(4003)와 제1 및 제2 게이트 신호선 구동회로(4004a, 4004b)를 둘러싸도록 시일재(seal 材)(4009)가 마련되어 있다. 또한, 화소부(4002)와 소스 신호선 구동회로(4003)와 제1 및 제2 게이트 신호선 구동회로(4004a, 4004b) 위에 시일재(4008)가 마련되어 있다. 따라서, 화소부(4002)와 소스 신호선 구동회로(4003)와 제1 및 제2 게이트 신호선 구동회로(4004a, 4004b)는 기판(4001)과 시일재(4009)와 시일재(4008)에 의해 충전재(4210)와 함께 밀봉되어 있다.

또한, 본 실시예에서는 2개(한 쌍)의 게이트 신호선 구동회로가 형성되어 있으나, 본 발명은 이에 한정되지 않고, 게이트 신호선 구동회로와 소스 신호선 구동회로의 수는 설계자가 임의로 정할 수 있다.

또한, 기판(4001) 상에 구비된 화소부(4002)와 소스 신호선 구동회로(4003)와 제1 및 제2 게이트 신호선 구동회로(4004a, 4004b)는 복수의 트랜지스터를 갖고 있다. 도 8(B)에서는, 하지막(4010) 상에 형성된 소스 신호선 구동회로(4003)에 포함되는 구동회로용 트랜지스터(단, 여기서는 n채널형 트랜지스터와 p채널형 트랜지스터를 도시함)(4210) 및 화소부(4002)에 포함되는 구동용 트랜지스터(발광 소자로의 전류를 제어하는 트랜지스터)(4202)를 대표적으로 도시했다.

본 실시예의 경우, 구동회로용 트랜지스터(4201)에는 공지 방법으로 제작된 p채널형 트랜지스터 또는 n채널형 트랜지스터가 사용되며, 구동용 트랜지스터(4202)에는 공지 방법으로 제작된 p채널형 트랜지스터가 사용된다. 또한, 화소부(4002)에는 구동용 트랜지스터(4202)의 게이트 전극에 접속된 보유 용량(도시되지 않음)이 형성된다.

구동회로용 트랜지스터(4201) 및 구동용 트랜지스터(4202) 상에는 중간 절연막(평탄화막)(4301)이 형성되고, 그 위에 구동용 트랜지스터(4202)의 드레인과 전기적으로 접속하는 화소 전극(양극)(4203)이 형성된다. 화소 전극(4203)으로서는 일함수가 큰 투명 도전막이 이용된다. 투명 도전막으로서는 산화 인듐과의 산화 주석과의 화합물, 산화 인듐과 산화 아연과의 화합물, 산화 아연, 산화주석 또는 산화 인듐을 이용할 수 있다. 또한, 상기 투명 도전막에 칼륨을 첨가한 것을 사용할 수도 있다.

그 다음, 화소 전극(4203) 상에 절연막(4302)이 형성되고, 절연막(4302)은 화소 전극(4203) 상에 개구부가 형성되어 있다. 이 개구부에서, 화소 전극(4203) 상에는 유기 화합물층(4204)이 형성된다. 유기 화합물층(4204)은 공지의 유기 발광재료 또는 무기 발광 재료를 이용할 수 있다. 또한, 유기 발광재료에는 저분자계(모노머계) 재료와 고분자계(폴리머계) 재료가 있는데, 모두 사용 가능하다.

유기 화합물층(4204)의 형성 방법은 공지의 증착 기술 또는 도포법 기술을 이용하면 된다. 또한, 유기 화합물층의 구조는 정공 주입층, 정공 수송층, 발광층, 전자 수송층 또는 전자 주입층을 자유롭게 조합시킨 적층 구조 또는 단층 구조로 할 수 있다.

유기 화합물층(4204) 상에는 차광성을 갖는 도전막(대표적으로는 알루미늄, 동 또는 은을 주성분으로 하는 도전막 또는 그것들과 다른 도전막과의 적층막)으로 이루어지는 음극(4205)이 형성된다. 또한, 음극(4205)과 유기 화합물층(4204)의 계면에 존재하는 수분이나 산소는 극력 배제시키는 것이 바람직하다. 따라서, 유기 화합물층(4204)을 질소 또는 희박 가스 분위기에서 형성하고, 산소나 수분에 접촉시키지 않은 상태로 음극(4205)을 형성하는 대책이 필요하다. 본 실시예에서는 멀티챔버 방식(크리스터 불 방식)의 성막장치를 이용함으로써, 상술한 바와 같은 성막을 가능하게 한다. 그리고, 음극(4205)에는 소정의 전압이 부여되어 있다.

이상과 같이 하여, 화소 전극(양극)(4203), 유기 화합물층(4204) 및 음극(4205)으로 이루어지는 발광 소자(4303)가 형성된다. 그리고, 발광 소자(4303)를 덮도록 절연막(4302) 상에 보호막(4303)이 형성되어 있다. 이 보호막(4303)은 발광 소자(4303)에 산소나 수분 등이 유입되는 것을 막는데 효과적이다.

부호 4005a는 전원선에 접속된 인출 배선으로서, 구동용 트랜지스터(4202)의 소스 영역에 전기적으로 접속되어 있다. 이 인출 배선(4005a)은 시일재(4009)와 기판(4001) 사이를 지나 이방 도전성 필름(4300)을 통해 FPC(4006)를 갖는 FPC용 배선(4301)에 전기적으로 접속된다.

시일재(4008)로서는, 유리재, 금속재(대표적으로는 스테인리스재), 세라믹재, 플라스틱재(플라스틱 필름도 포함)를 사용할 수 있다. 플라스틱재로서는 FRP(유리섬유 보강 플라스틱)판, FVP(폴리비닐플루오라이드) 필름, 마일라(Mylar) 필름, 폴리에스터 필름 또는 아크릴 수지 필름 등을 사용할 수 있다. 또한, 알루미늄 호일을 PVB 필름이나 마일라 필름으로 끼운 구조의 시트를 사용할 수도 있다.

그리나, 발광소자로부터의 광이 커버 부재측으로 향하여 방사되는 경우에는, 그 커버 부재가 투명할 필요가 있다. 이 경우에는, 유리 판, 플라스틱 판, 폴리에스터 필름, 또는 아크릴 필름과 같은 투명 물질이 사용된다.

또한, 충전재(4103)로서는, 질소나 아르곤 등의 불활성 기체 이외에, 자외선 경화 수지 또는 열경화 수지를 사용할 수 있으며, PVC(폴리비닐클로라이드), 아크릴, 폴리에미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌비닐아세테이트)를 사용할 수 있다. 본 실시예에서는, 충전재로서 질소를 사용했다.

또한, 충전재(4103)를 흡습성 물질(바람직하게는 산화바륨) 또는 산소를 흡착할 수 있는 물질에 노출시켜 두기 위해, 시일재(4008)의 기판(4001)측의 면에 오목부(4007)를 마련하여 흡습성 물질 또는 산소를 흡착할 수 있는 물질(4207)을 배치한다. 그 다음, 흡습성 물질 또는 산소를 흡착할 수 있는 물질(4207)이 비산하지 않도록, 흡습성 물질 또는 산소를 흡착할 수 있는 물질(4207)은 오목부 커버재(4208)에 의해 오목부(4007)에 보유되어 있다. 또한, 오목부 커버재(4208)는 촘촘한 망형으로 되어 있어 공기나 수분은 통과하고 흡습성 물질 또는 산소를 흡착할 수 있는 물질(4207)은 통과시키지 않는 구성으로 되어 있다. 흡습성 물질 또는 산소를 흡착할 수 있는 물질(4207)을 마련함으로써 발광 소자(4303)의 열화를 억제할 수 있다.

도 8(C)에 나타내는 바와 같이, 화소 전극(4203)이 형성됨과 동시에, 인출 배선(4005a) 상에 접하도록 도전성 막(4230a)이 형성된다.

또한, 이방 도전성 막(4300)은 도전성 충전재(4300a)를 갖고 있다. 기판(4001)과 FPC(4006)를 열압착함으로써, 기판(4001) 상에 도전성 막(4203a)과 FPC(4006)상의 FPC용 배선(4301)이 도전성 막(4300a)에 의해 전기적으로 접속된다.

본 발명의 발광장치가 갖는 전류계와 보정 회로는 기판(4001)과 다른 기판(도시되지 않음) 상에 형성되며, FPC(4006)를 통해, 기판(4001) 상에 형성된 전원선 및 음극(4205)에 전기적으로 접속된다.

또한, 본 실시예는 실시형태 및 실시예 1, 2와 자유롭게 조합시켜 실시될 수 있다.

(실시예 4)

본 실시예에서는, 본 발명의 발광장치가 갖는 전류계와 보정 회로를 화소부가 형성되어 있는 기판과는 다른 기판 상에 형성하고, 와이어 본딩법, COG(칩 온 글래스)법 등의 수단에 의해, 화소부가 형성되어 있는 기판 상의 배선과 접속하는 예에 대해 설명한다.

도 9는 본 실시예의 발광장치의 외관도를 나타내는 것이다. 기판(5001)상에 구비된 화소부(5002)와 소스 신호선 구동회로(5003)와 제1 및 제2 게이트 신호선 구동회로(5004a, 5004b)를 둘러싸도록 시일재(5009)가 마련되어 있다. 또한, 화소부(5002)와 소스 신호선 구동회로(5003)와 제1 및 제2 게이트 신호선 구동회로(5004a, 5004b) 위에 시일재(5008)가 구비되어 있다. 따라서, 화소부(5002)와 소스 신호선 구동회로(5003)와 제1 및 제2 게이트 신호선 구동회로(5004a, 5004b)는 기판(5001)과 시일재(5009)와 시일재(5008)에 의해 충전재(도시되지 않음)와 함께 밀봉되어 있다.

또한, 본 실시예에서는 기판(5001) 상에 형성된 2개의 게이트 신호선 구동회로가 마련되어 있으나, 본 발명은 이에 한정되지 않고, 게이트 신호선 구동회로와 소스 신호선 구동회로의 수는 설계자가 임의로 정할 수 있다.

시일재(5008)의 기관(5001)측의 면에 오복부(5007)를 마련하여, 흡습성 물질 또는 산소를 흡착할 수 있는 물질을 배치한다.

기관(5001) 상에 인출되어 있는 배선(인출 배선)은 시일재(5009)와 기관(5001) 사이를 지나 FPC(5006)를 통해 발광장치의 외부의 회로 또는 소자에 접속되어 있다.

본 발명의 발광장치가 갖는 전류계와 보정회로는 기관(5001)과는 다른 기관(이하, 칩이라 칭함)(5020)에 형성되며, COG(칩 온 글래스)법 등의 수단에 의해 기관(5001) 상에 장착되어 기관(5001)상에 형성된 전원선 및 음극(도시되지 않음)에 전기적으로 접속되어 있다.

본 실시예에서는, 전류계와 보정회로가 형성된 칩(5020)을 와이어 본딩법, COG법 등에 의해 기관(5001) 상에 장착함으로써, 발광장치를 하나의 기관으로 구성할 수 있어, 장치 자체가 콤팩트화되고 기계적 강도도 상승한다.

또한, 기관상에 칩을 접속하는 방법에 관해서는 공지的方法을 이용하여 수행하는 것이 가능하다. 또한, 전류계와 보정회로 이외의 회로 및 소자를 기관(5001) 상에 장착할 수도 있다.

본 실시예는 실시형태 및 실시예 1~3과 자유롭게 조합하여 실시될 수 있다.

(실시예 5)

발광장치는 자체 발광형이므로, 액정 표시장치에 비해 밝은 장소에서의 시인성(視認性)이 우수하며, 시야각이 넓다. 따라서, 다양한 전자 기기의 표시부에 이용할 수 있다.

본 발명의 발광장치를 이용한 전자 기기의 예로서, 비디오 카메라, 디지털 카메라, 고글형 표시장치(헤드 장착형 표시장치), 네비게이션 시스템, 음향재생장치(카 오디오, 오디오 콤포넌트 등), 랩탑 컴퓨터, 게임기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화, 휴대형 게임기 또는 전자 서적 등), 기록 매체를 구비한 화상재생장치(구체적으로는 디지털 비디오 디스크(DVD) 등의 기록 매체를 재생하고 그 화상을 표시할 수 있는 표시장치를 구비한 장치) 등을 들 수 있다. 특히, 비스듬하게 화면을 볼 기회가 많은 휴대형 정보 단말기는 시야각의 넓이가 중요시되기 때문에 발광장치를 이용하는 것이 바람직하다. 이 전자 기기들의 구체예를 도 10(A) 내지 도 10(H)에 나타내었다.

도 10(A)는 케이싱(3001), 지지대(3002), 표시부(3003), 스피커부(3004), 비디오 입력 단자(3005) 등을 포함하는 TV 수신기이다. 본 발명의 발광장치는 표시부(3003)에 이용할 수 있다. 발광장치는 자체 발광형이므로, 백라이트가 필요 없어 액정 표시장치보다도 얇은 표시부를 구현할 수 있다. 또한, 이 발광장치는 퍼스널 컴퓨터용, TV 방송 수신용, 광고 표시용 등의 모든 정보 표시용 표시장치를 포함한다.

도 10(B)는 디지털 스틸 카메라로서, 본체(3101), 표시부(3102), 수상부(3103), 조작 키(3104), 외부 접속 포트(3105), 셔터(3106) 등을 포함한다. 본 발명의 발광장치는 표시부(3102)에 이용할 수 있다.

도 10(C)는 랩탑 컴퓨터로서, 본체(3201), 케이싱(3202), 표시부(3203), 키보드(3204), 외부 접속 포트(3205), 포인팅 마우스(3206) 등을 포함한다. 본 발명의 발광장치는 표시부(3203)에 이용할 수 있다.

도 10(D)는 모바일 컴퓨터로서, 본체(3301), 표시부(3302), 스위치(3303), 조작 키(3304), 적외선 포트(3305) 등을 포함한다. 본 발명의 발광장치는 표시부(3302)에 이용할 수 있다.

도 10(E)는 기록 매체를 구비한 휴대형 화상재생장치(구체적으로는 DVD 재생장치)로서, 본체(3401), 케이싱(3402), 표시부 A(3403), 표시부 B(3404), 기록 매체(DVD 등) 판독부(3405), 조작 키(3406), 스피커부(3407)를 포함한다. 표시부 A(3403)는 주로 화상정보를 표시하고, 표시부 B(3404)는 주로 문자 정보를 표시하는데, 본 발명의 발광장

치는 이 표시부 A, B(3403, 3404)에 이용할 수 있다. 또한, 기록 매체를 구비한 화상재생 장치에는 가정용 게임기 등도 포함된다.

도 10(F)는 고군형 표시장치(헤드 장착형 표시장치)로서, 본체(3501), 표시부(3502), 아암부(3503)를 포함한다. 본 발명의 발광장치는 표시부(3502)에 이용할 수 있다.

도 10(G)는 비디오 카메라로서, 본체(3601), 표시부(3602), 케이싱(3603), 외부 접속 포트(3604), 리모콘 수신부(3605), 수상부(3606), 배터리(3607), 오디오입력부(3608), 조작 키(3609) 등을 포함한다. 본 발명의 발광장치는 표시부(3602)에 이용할 수 있다.

도 10(H)는 휴대 전화로서, 본체(3701), 케이싱(3702), 표시부(3703), 오디오 입력부(3704), 오디오 출력부(3705), 조작 키(3706), 외부 접속 포트(3707), 안테나(3708) 등을 포함한다. 본 발명의 발광장치는 표시부(3703)에 이용할 수 있다. 또한, 표시부(3703)는 흑색의 배경에 백색의 문자를 표시함으로써 휴대 전화의 소비 전력을 억제할 수 있다.

또한, 장래에 유기 발광재료의 발광 휘도가 높아지면, 출력한 화상정보를 포함하는 광을 렌즈 등으로 확대 촬영하여 프로젝터 또는 리어형의 프로젝터에 이용하는 것도 가능해진다.

또한, 상기 전자 기기는 인터넷이나 CATV(케이블 TV) 등의 전자 통신회선을 통해 수신된 정보를 표시하는 경우가 증가되고 있으며, 특히 동영상 정보를 표시하는 기회가 늘어나고 있다. 유기 발광재료의 응답 속도는 매우 높으므로, 발광장치는 동영상 표시에 바람직하다.

또한, 발광장치는 발광하고 있는 부분이 전력을 소비하므로, 발광부분이 극히 작아지도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대형 정보 단말기, 특히 휴대 전화나 음향 재생 장치와 같은 문자 정보를 주로 하는 표시부에 발광장치를 이용하는 경우에는 비발광 부분을 배경으로 하여 문자 정보를 발광부분에서 형성하도록 구동하는 것이 바람직하다.

이상과 같이, 본 발명의 적용 범위는 매우 넓어 모든 분야의 전자 기기에 이용할 수 있다.

## 발명의 효과

본 발명에 따르면, 화소의 구성을 변경하지 않고 각 화소의 구동용 트랜지스터의 특성에 따른 비디오 신호를 계산하여 구한다. 그리고, 구해진 비디오 신호를 각 화소에 입력하면, 발광 소자에 원하는 전류량을 흘릴 수 있으므로, 원하는 발광을 얻을 수 있다. 그 결과, 발광 소자를 제어하는 트랜지스터의 특성 편차의 영향을 제거한 발광장치 및 그의 구동방법을 제공할 수 있게 된다.

상기한 바와 같은 본 발명은 발광장치, 및 발광장치가 아날로그 방식에 의해 구동되고, 트랜지스터간 특성 편차의 영향이 제거되어 선명한 다계조 표시를 얻을 수 있는 발광장치 구동방법을 제공할 수 있다. 또한, 본 발명은 발광장치, 및 발광 소자의 두 전극 사이에 흐르는 전류량의 감시 변화를 감소시켜 선명한 다계조 표시를 얻을 수 있는 발광장치 구동방법을 제공할 수 있다.

## 실시예의 설명

### 청구항 1.

발광 소자를 각각 구비한 화소들을 갖는 표시 패널을 포함하는 발광장치로서,

상기 화소들 각각에 대한 보간(補間) 함수를 기억시키는 메모리 수단과;

상기 보간 함수 및 보간식( $Q = F(P)$ )을 이용하여 비디오 신호를 보정하는 신호 보정 수단을 포함하는 것을 특징으로 하는 발광장치.

청구항 2.

발광 소자를 각각 구비한 화소들을 갖는 표시 패널을 포함하는 발광장치로서,

상기 화소들의 전류값을 측정하는 전류 측정 수단;

상기 화소들의 각각에 대한 보간 함수를 계산하는 계산 수단;

상기 보간 함수를 기억시키는 메모리 수단; 및

상기 보간 함수 및 보간식  $Q = F(P)$ 를 이용하여 비디오 신호를 보정하는 신호 보정 수단을 포함하는 것을 특징으로 하는 발광장치.

청구항 3.

발광 소자를 각각 구비한 화소들을 갖는 표시 패널을 구성하기 위한 발광장치로서,

상기 화소들의 각각에 대한 보간 함수를 기억시키는 메모리 수단과;

상기 보간 함수 및 보간식  $Q = F(P)$ 를 이용하여 비디오 신호를 보정하는 신호 보정 수단을 포함하는 것을 특징으로 하는 발광장치.

청구항 4.

발광 소자를 각각 구비한 화소들을 갖는 표시 패널을 구성하기 위한 발광장치로서,

상기 화소들의 전류값을 측정하는 전류 측정 수단;

상기 화소들의 각각에 대한 보간 함수를 계산하는 계산 수단;

상기 보간 함수를 기억시키는 메모리 수단; 및

상기 보간 함수 및 보간식  $Q = F(P)$ 를 이용하여 비디오 신호를 보정하는 신호 보정 수단을 포함하는 것을 특징으로 하는 발광장치.

청구항 5.

메모리 수단 및 신호 보정 수단을 구성하기 위한 발광장치로서,

상기 발광장치는 발광 소자를 각각 구비하는 화소들을 갖는 표시 패널을 포함하고,

상기 메모리 수단은 상기 표시 패널의 상기 화소들 각각에 대한 보간 함수를 기억하고, 상기 신호 보정 수단은 상기 메모리 수단에 기억되어 있는 상기 보간 함수 및 보간식  $Q = F(P)$ 를 이용하여 비디오 신호를 보정하는 것을 특징으로 하는 발광장치.

청구항 6.

전류 측정 수단, 계산 수단, 메모리 수단 및 신호 보정 수단을 구성하기 위한 발광장치로서,

상기 장치는 발광 소자를 각각 구비하는 화소들을 갖는 표시 패널을 포함하고,

상기 진류 측정 수단은 상기 화소들의 진류값을 측정하고, 상기 계산 수단은 상기 진류 측정 수단의 출력을 이용하여 상기 화소들의 각각에 대한 보간 함수를 계산하고, 상기 메모리 수단은 상기 보간 함수를 기억하고, 상기 신호 보정 수단은 상기 기억 수단에 기억되어 있는 상기 보간 함수 및 보간식  $Q = F(P)$ 를 이용하여 비디오 신호를 보정하는 것을 특징으로 하는 발광장치.

청구항 7.

제 1 항에 있어서, 상기 신호 보정 수단이 CPU 또는 마이크로컴퓨터인 것을 특징으로 하는 발광장치.

청구항 8.

제 2 항에 있어서, 상기 신호 보정 수단이 CPU 또는 마이크로컴퓨터인 것을 특징으로 하는 발광장치.

청구항 9.

제 3 항에 있어서, 상기 신호 보정 수단이 CPU 또는 마이크로컴퓨터인 것을 특징으로 하는 발광장치.

청구항 10.

제 4 항에 있어서, 상기 신호 보정 수단이 CPU 또는 마이크로컴퓨터인 것을 특징으로 하는 발광장치.

청구항 11.

제 5 항에 있어서, 상기 신호 보정 수단이 CPU 또는 마이크로컴퓨터인 것을 특징으로 하는 발광장치.

청구항 12.

제 6 항에 있어서, 상기 신호 보정 수단이 CPU 또는 마이크로컴퓨터인 것을 특징으로 하는 발광장치.

청구항 13.

제 1 항에 있어서, 상기 메모리 수단이 반도체 메모리 및 자기(磁氣) 메모리로 이루어진 군으로부터 선택되는 것을 특징으로 하는 발광장치.

청구항 14.

제 2 항에 있어서, 상기 메모리 수단이 반도체 메모리 및 자기 메모리로 이루어진 군으로부터 선택되는 것을 특징으로 하는 발광장치.

청구항 15.

제 3 항에 있어서, 상기 메모리 수단이 반도체 메모리 및 자기 메모리로 이루어진 군으로부터 선택되는 것을 특징으로 하는 발광장치.

청구항 16.

제 4 항에 있어서, 상기 메모리 수단이 반도체 메모리 및 자기 메모리로 이루어진 군으로부터 선택되는 것을 특징으로 하는 발광장치.



청구항 17.

제 5 항에 있어서, 상기 메모리 수단이 반도체 메모리 및 자기 메모리로 이루어진 군으로부터 선택되는 것을 특징으로 하는 발광장치.

청구항 18.

제 6 항에 있어서, 상기 메모리 수단이 반도체 메모리 및 자기 메모리로 이루어진 군으로부터 선택되는 것을 특징으로 하는 발광장치.

청구항 19.

제 1 항에 있어서, 상기 발광 소자에 접속되고 포화 영역에서 동작하는 트랜지스터가 상기 화소들 각각에 배치되고, 상기 트랜지스터의 특성 편차가 보정되는 것을 특징으로 하는 발광장치.

청구항 20.

제 2 항에 있어서, 상기 발광 소자에 접속되고 포화 영역에서 동작하는 트랜지스터가 상기 화소들 각각에 배치되고, 상기 트랜지스터의 특성 편차가 보정되는 것을 특징으로 하는 발광장치.

청구항 21.

제 3 항에 있어서, 상기 발광 소자에 접속되고 포화 영역에서 동작하는 트랜지스터가 상기 화소들 각각에 배치되고, 상기 트랜지스터의 특성 편차가 보정되는 것을 특징으로 하는 발광장치.

청구항 22.

제 4 항에 있어서, 상기 발광 소자에 접속되고 포화 영역에서 동작하는 트랜지스터가 상기 화소들 각각에 배치되고, 상기 트랜지스터의 특성 편차가 보정되는 것을 특징으로 하는 발광장치.

청구항 23.

제 5 항에 있어서, 상기 발광 소자에 접속되고 포화 영역에서 동작하는 트랜지스터가 상기 화소들 각각에 배치되고, 상기 트랜지스터의 특성 편차가 보정되는 것을 특징으로 하는 발광장치.

청구항 24.

제 6 항에 있어서, 상기 발광 소자에 접속되고 포화 영역에서 동작하는 트랜지스터가 상기 화소들 각각에 배치되고, 상기 트랜지스터의 특성 편차가 보정되는 것을 특징으로 하는 발광장치.

청구항 25.

제 1 항에 있어서, 상기 발광 소자에 접속되고 선형 영역에서 동작하는 트랜지스터가 상기 화소들 각각에 배치되고, 상기 발광 소자의 열화(劣化)가 보정되는 것을 특징으로 하는 발광장치.

청구항 26.

제 2 항에 있어서, 상기 발광 소자에 접속되고 선형 영역에서 동작하는 트랜지스터가 상기 화소들 각각에 배치되고, 상기 발광 소자의 열화가 보정되는 것을 특징으로 하는 발광장치.

청구항 27.

제 3 항에 있어서, 상기 발광 소자에 접속되고 선형 영역에서 동작하는 트랜지스터가 상기 화소들 각각에 배치되고, 상기 발광 소자의 열화가 보정되는 것을 특징으로 하는 발광장치.

청구항 28.

제 4 항에 있어서, 상기 발광 소자에 접속되고 선형 영역에서 동작하는 트랜지스터가 상기 화소들 각각에 배치되고, 상기 발광 소자의 열화가 보정되는 것을 특징으로 하는 발광장치.

청구항 29.

제 5 항에 있어서, 상기 발광 소자에 접속되고 선형 영역에서 동작하는 트랜지스터가 상기 화소들 각각에 배치되고, 상기 발광 소자의 열화가 보정되는 것을 특징으로 하는 발광장치.

청구항 30.

제 6 항에 있어서, 상기 발광 소자에 접속되고 선형 영역에서 동작하는 트랜지스터가 상기 화소들 각각에 배치되고, 상기 발광 소자의 열화가 보정되는 것을 특징으로 하는 발광장치.

청구항 31.

제 1 항에 있어서, 상기 화소들 각각이,

상기 발광 소자의 두 전극 사이에서 흐르는 전류를 제어하는 제1 반도체 소자;

상기 화소들에 대한 비디오 신호의 입력을 제어하는 제2 반도체 소자; 및

상기 비디오 신호들을 유지하는 커패시터 소자를 더 포함하는 것을 특징으로 하는 발광장치.

청구항 32.

제 2 항에 있어서, 상기 화소들 각각이,

상기 발광 소자의 두 전극 사이에서 흐르는 전류를 제어하는 제1 반도체 소자;

상기 화소들에 대한 비디오 신호의 입력을 제어하는 제2 반도체 소자; 및

상기 비디오 신호들을 유지하는 커패시터 소자를 더 포함하는 것을 특징으로 하는 발광장치.

청구항 33.

제 3 항에 있어서, 상기 화소들 각각이,

상기 발광 소자의 두 전극 사이에서 흐르는 전류를 제어하는 제1 반도체 소자;

상기 화소들에 대한 비디오 신호의 입력을 제어하는 제2 반도체 소자; 및

상기 비디오 신호들을 유지하는 커패시터 소자를 더 포함하는 것을 특징으로 하는 발광장치.

청구항 34.

제 4 항에 있어서, 상기 화소들 각각이,

상기 발광 소자의 두 전극 사이에서 흐르는 전류를 제어하는 제1 반도체 소자;

상기 화소들에 대한 비디오 신호의 입력을 제어하는 제2 반도체 소자; 및

상기 비디오 신호들을 유지하는 커패시터 소자를 더 포함하는 것을 특징으로 하는 발광장치.

청구항 35.

제 5 항에 있어서, 상기 화소들 각각이,

상기 발광 소자의 두 전극 사이에서 흐르는 전류를 제어하는 제1 반도체 소자;

상기 화소들에 대한 비디오 신호의 입력을 제어하는 제2 반도체 소자; 및

상기 비디오 신호들을 유지하는 커패시터 소자를 더 포함하는 것을 특징으로 하는 발광장치.

청구항 36.

제 6 항에 있어서, 상기 화소들 각각이,

상기 발광 소자의 두 전극 사이에서 흐르는 전류를 제어하는 제1 반도체 소자;

상기 화소들에 대한 비디오 신호의 입력을 제어하는 제2 반도체 소자; 및

상기 비디오 신호들을 유지하는 커패시터 소자를 더 포함하는 것을 특징으로 하는 발광장치.

청구항 37.

제 1 항에 있어서, 상기 화소들 각각이,

상기 발광 소자의 두 전극 사이에서 흐르는 전류를 제어하는 제1 반도체 소자;

상기 화소들에 대한 비디오 신호의 입력을 제어하는 제2 반도체 소자;

상기 비디오 신호들을 유지하는 커패시터 소자; 및

상기 커패시터 소자에 보유된 전하를 방전하는 제3 반도체 소자를 더 포함하는 것을 특징으로 하는 발광장치.

청구항 38.

제 2 항에 있어서, 상기 화소들 각각이,

상기 발광 소자의 두 전극 사이에서 흐르는 전류를 제어하는 제1 반도체 소자;

상기 화소들에 대한 비디오 신호의 입력을 제어하는 제2 반도체 소자;

상기 비디오 신호들을 유지하는 커패시터 소자; 및

상기 커패시터 소자에 보유된 전하를 방전하는 제3 반도체 소자를 더 포함하는 것을 특징으로 하는 발광장치.

청구항 39.

제 3 항에 있어서, 상기 화소들 각각이,

상기 발광 소자의 두 전극 사이에서 흐르는 전류를 제어하는 제1 반도체 소자;

상기 화소들에 대한 비디오 신호의 입력을 제어하는 제2 반도체 소자;

상기 비디오 신호들을 유지하는 커패시터 소자; 및

상기 커패시터 소자에 보유된 전하를 방전하는 제3 반도체 소자를 더 포함하는 것을 특징으로 하는 발광장치.

청구항 40.

제 4 항에 있어서, 상기 화소들 각각이,

상기 발광 소자의 두 전극 사이에서 흐르는 전류를 제어하는 제1 반도체 소자;

상기 화소들에 대한 비디오 신호의 입력을 제어하는 제2 반도체 소자;

상기 비디오 신호들을 유지하는 커패시터 소자; 및

상기 커패시터 소자에 보유된 전하를 방전하는 제3 반도체 소자를 더 포함하는 것을 특징으로 하는 발광장치.

청구항 41.

제 5 항에 있어서, 상기 화소들 각각이,

상기 발광 소자의 두 전극 사이에서 흐르는 전류를 제어하는 제1 반도체 소자;

상기 화소들에 대한 비디오 신호의 입력을 제어하는 제2 반도체 소자;

상기 비디오 신호들을 유지하는 커패시터 소자; 및

상기 커패시터 소자에 보유된 전하를 방전하는 제3 반도체 소자를 더 포함하는 것을 특징으로 하는 발광장치.

청구항 42.

제 6 항에 있어서, 상기 화소들 각각이,

상기 발광 소자의 두 전극 사이에서 흐르는 전류를 제어하는 제1 반도체 소자;

상기 화소들에 대한 비디오 신호의 입력을 제어하는 제2 반도체 소자;

상기 비디오 신호들을 유지하는 커패시터 소자; 및

상기 커패시터 소자에 보유된 전하를 방전하는 제3 반도체 소자를 더 포함하는 것을 특징으로 하는 발광장치.

청구항 43.

제 2 항에 있어서, 상기 전류 측정 수단은 상기 비디오 신호( $P_1, P_2, \dots, P_n$ )( $n$ 은 2 이상의 자연수)가 상기 화소들에 입력될 때의 전류값( $I_1, I_2, \dots, I_n$ )을 측정하는 것을 특징으로 하는 발광장치.

청구항 44.

제 4 항에 있어서, 상기 전류 측정 수단은 상기 비디오 신호( $P_1, P_2, \dots, P_n$ )( $n$ 은 2 이상의 자연수)가 상기 화소들에 입력될 때의 전류값( $I_1, I_2, \dots, I_n$ )을 측정하는 것을 특징으로 하는 발광장치.

청구항 45.

제 6 항에 있어서, 상기 전류 측정 수단은 상기 비디오 신호( $P_1, P_2, \dots, P_n$ )( $n$ 은 2 이상의 자연수)가 상기 화소들에 입력될 때의 전류값( $I_1, I_2, \dots, I_n$ )을 측정하는 것을 특징으로 하는 발광장치.

청구항 46.

제 2 항에 있어서, 상기 전류 측정 수단은 상기 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ ) 및 상기 표시 패널의 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )( $n$ 은 2 이상의 자연수)을 측정하는 것을 특징으로 하는 발광장치.

청구항 47.

제 4 항에 있어서, 상기 전류 측정 수단은 상기 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ ) 및 상기 표시 패널의 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )( $n$ 은 2 이상의 자연수)을 측정하는 것을 특징으로 하는 발광장치.

청구항 48.

제 6 항에 있어서, 상기 전류 측정 수단은 상기 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ ) 및 상기 표시 패널의 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )( $n$ 은 2 이상의 자연수)을 측정하는 것을 특징으로 하는 발광장치.

청구항 49.

제 2 항에 있어서, 상기 전류 측정 수단은 상기 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ ) 및 상기 표시 패널의 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )( $n$ 은 2 이상의 자연수)을 측정하고, 상기 계산 수단이 상기 전류값( $I_1, I_2, \dots, I_n$ )과 상기 전류값( $I_0$ )의 차( $Q_1, Q_2, \dots, Q_n$ )를 계산하는 것을 특징으로 하는 발광장치.

청구항 50.

제 4 항에 있어서, 상기 전류 측정 수단은 상기 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ ) 및 상기 표시 패널의 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )( $n$ 은 2 이상의 자연수)을 측정하고, 상기 계산 수단이 상기 전류값( $I_1, I_2, \dots, I_n$ )과 상기 전류값( $I_0$ )의 차( $Q_1, Q_2, \dots, Q_n$ )를 계산하는 것을 특징으로 하는 발광장치.

청구항 51.

제 6 항에 있어서, 상기 전류 측정 수단은 상기 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ ) 및 상기 표시 패널의 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )( $n$ 은 2 이상의 자연수)을 측정하고, 상기 계산 수단이 상기 전류값( $I_1, I_2, \dots, I_n$ )과 상기 전류값( $I_0$ )의 차( $Q_1, Q_2, \dots, Q_n$ )를 계산하는 것을 특징으로 하는 발광장치.

청구항 52.

제 2 항에 있어서, 상기 전류 측정 수단은 상기 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ ) 및 비디오 신호( $P_1, P_2, \dots, P_n$ )( $n$ 은 2 이상의 자연수)가 상기 표시 패널의 상기 화소들에 입력되어 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )을 측정하고, 상기 계산 수단이 상기 전류값( $I_1, I_2, \dots, I_n$ )과 상기 전류값( $I_0$ )의 차( $Q_1, Q_2, \dots, Q_n$ ), 상기 비디오 신호( $P_1, P_2, \dots, P_n$ ) 및 보간식  $Q = F(P)$ 를 이용하여 보간 함수  $F$ 를 계산하는 것을 특징으로 하는 발광장치.

청구항 53.

제 4 항에 있어서, 상기 전류 측정 수단은 상기 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ ) 및 비디오 신호( $P_1, P_2, \dots, P_n$ )( $n$ 은 2 이상의 자연수)가 상기 표시 패널의 상기 화소들에 입력되어 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )을 측정하고, 상기 계산 수단이 상기 전류값( $I_1, I_2, \dots, I_n$ )과 상기 전류값( $I_0$ )의 차( $Q_1, Q_2, \dots, Q_n$ ), 상기 비디오 신호( $P_1, P_2, \dots, P_n$ ) 및 보간식  $Q = F(P)$ 를 이용하여 보간 함수  $F$ 를 계산하는 것을 특징으로 하는 발광장치.

청구항 54.

제 6 항에 있어서, 상기 전류 측정 수단은 상기 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ ) 및 비디오 신호( $P_1, P_2, \dots, P_n$ )( $n$ 은 2 이상의 자연수)가 상기 표시 패널의 상기 화소들에 입력되어 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )을 측정하고, 상기 계산 수단이 상기 전류값( $I_1, I_2, \dots, I_n$ )과 상기 전류값( $I_0$ )의 차( $Q_1, Q_2, \dots, Q_n$ ), 상기 비디오 신호( $P_1, P_2, \dots, P_n$ ) 및 보간식  $Q = F(P)$ 를 이용하여 보간 함수  $F$ 를 계산하는 것을 특징으로 하는 발광장치.

청구항 55.

제 2 항에 있어서, 상기 계산 수단은 상기 화소들에 입력되는 비디오 신호( $P_1, P_2, \dots, P_n$ )( $n$ 은 자연수), 상기 전류 측정 수단으로부터 출력되는 전류값( $Q_1, Q_2, \dots, Q_n$ ), 및 보간식  $Q = F(P)$ 를 이용하여 보간 함수  $F$ 를 계산하는 것을 특징으로 하는 발광장치.

청구항 56.

제 4 항에 있어서, 상기 계산 수단은 상기 화소들에 입력되는 비디오 신호( $P_1, P_2, \dots, P_n$ )( $n$ 은 자연수), 상기 전류 측정 수단으로부터 출력되는 전류값( $Q_1, Q_2, \dots, Q_n$ ), 및 보간식  $Q = F(P)$ 를 이용하여 보간 함수  $F$ 를 계산하는 것을 특징으로 하는 발광장치.

청구항 57.

제 6 항에 있어서, 상기 계산 수단은 상기 화소들에 입력되는 비디오 신호( $P_1, P_2, \dots, P_n$ )( $n$ 은 자연수), 상기 전류 측정 수단으로부터 출력되는 전류값( $Q_1, Q_2, \dots, Q_n$ ), 및 보간식  $Q = F(P)$ 를 이용하여 보간 함수  $F$ 를 계산하는 것을 특징으로 하는 발광장치.

청구항 58.

제 2 항에 있어서, 소정의 측정 동작은 화상이 상기 표시 패널에 표시되기 직전 또는 직후 또는 보간 함수가 상기 메모리 수단에 기억되기 전에 상기 전류 측정 수단에 의해 수행되는 것을 특징으로 하는 발광장치.

청구항 59.

제 4 항에 있어서, 소정의 측정 동작은 화상이 상기 표시 패널에 표시되기 직전 또는 직후 또는 보간 함수가 상기 메모리 수단에 기억되기 전에 상기 전류 측정 수단에 의해 수행되는 것을 특징으로 하는 발광장치.

청구항 60.

제 6 항에 있어서, 소정의 측정 동작은 화상이 상기 표시 패널에 표시되기 직전 또는 직후 또는 보간 함수가 상기 메모리 수단에 기억되기 전에 상기 진류 측정 수단에 의해 수행되는 것을 특징으로 하는 발광장치.

청구항 61.

제 2 항에 있어서, 상기 계산 수단이 CPU 또는 마이크로컴퓨터인 것을 특징으로 하는 발광장치.

청구항 62.

제 4 항에 있어서, 상기 계산 수단이 CPU 또는 마이크로컴퓨터인 것을 특징으로 하는 발광장치.

청구항 63.

제 6 항에 있어서, 상기 계산 수단이 CPU 또는 마이크로컴퓨터인 것을 특징으로 하는 발광장치.

청구항 64.

제 1 항에 있어서, 상기 보간식  $Q = F(P)$ 는  $Q = A*(P-B)^2$ ,  $Q = a*P + b$ , 스플라인(spline) 함수, 베지에(Bezier) 함수 또는 선형 함수로 표현되는 것을 특징으로 하는 발광장치.

청구항 65.

제 2 항에 있어서, 상기 보간식  $Q = F(P)$ 는  $Q = A*(P-B)^2$ ,  $Q = a*P + b$ , 스플라인 함수, 베지에 함수 또는 선형 함수로 표현되는 것을 특징으로 하는 발광장치.

청구항 66.

제 3 항에 있어서, 상기 보간식  $Q = F(P)$ 는  $Q = A*(P-B)^2$ ,  $Q = a*P + b$ , 스플라인 함수, 베지에 함수 또는 선형 함수로 표현되는 것을 특징으로 하는 발광장치.

청구항 67.

제 4 항에 있어서, 상기 보간식  $Q = F(P)$ 는  $Q = A*(P-B)^2$ ,  $Q = a*P + b$ , 스플라인 함수, 베지에 함수 또는 선형 함수로 표현되는 것을 특징으로 하는 발광장치.

청구항 68.

제 5 항에 있어서, 상기 보간식  $Q = F(P)$ 는  $Q = A*(P-B)^2$ ,  $Q = a*P + b$ , 스플라인 함수, 베지에 함수 또는 선형 함수로 표현되는 것을 특징으로 하는 발광장치.

청구항 69.

제 6 항에 있어서, 상기 보간식  $Q = F(P)$ 는  $Q = A*(P-B)^2$ ,  $Q = a*P + b$ , 스플라인 함수, 베지에 함수 또는 선형 함수로 표현되는 것을 특징으로 하는 발광장치.

청구항 70.

표시 패널을 구비한 발광장치를 구동시키는 방법으로서,

상기 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ )을 측정하는 단계;

상기 표시 패널의 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )을 측정하는 단계; 및

상기 전류값( $I_0$ )과 상기 전류값( $I_1, I_2, \dots, I_n$ )의 차( $Q_1, Q_2, \dots, Q_n$ ) 및 비디오 신호( $P_1, P_2, \dots, P_n$ )를 이용하여 상기 표시 패널의 화소들에 입력되는 비디오 신호를 보정하는 단계를 포함하는 것으로 특징으로 하는 발광장치 구동방법.

청구항 71.

표시 패널을 구비한 발광장치를 구동시키는 방법으로서,

상기 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ )을 측정하는 단계;

상기 표시 패널의 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )을 측정하는 단계; 및

상기 전류값( $I_0$ )과 상기 전류값( $I_1, I_2, \dots, I_n$ )의 차( $Q_1, Q_2, \dots, Q_n$ ) 및 비디오 신호( $P_1, P_2, \dots, P_n$ )를 이용하여 상기 표시 패널의 화소들에 입력되는 비디오 신호를 보정하는 단계를 포함하는 것으로 특징으로 하는 발광장치 구동방법.

청구항 72.

표시 패널을 구비한 발광장치를 구동시키는 방법으로서,

상기 표시 패널의 모든 화소가 꺼진 때의 전류값( $I_0$ )을 측정하는 단계;


상기 표시 패널의 단 하나의 화소가 켜진 때의 전류값( $I_1, I_2, \dots, I_n$ )을 측정하는 단계;

상기 전류값( $I_0$ )과 상기 전류값( $I_1, I_2, \dots, I_n$ )의 차( $Q_1, Q_2, \dots, Q_n$ ), 비디오 신호( $P_1, P_2, \dots, P_n$ ) 및 보간식  $Q = F(P)$ 를 이용하여 보간 함수  $F$ 를 계산하는 단계; 및


상기 보간 함수  $F$ 를 이용하여 상기 표시 패널의 화소들에 입력되는 비디오 신호를 보정하는 단계를 포함하는 발광장치 구동방법.




도면 1




도면 2




도면 3




도면 4




도면 5




도면 6



도면 7




도면 8







도면 9




도면 10




도면 11




도면 12




도면 13




도면 14




도면 15



도면 16



도면 17



도면 18

